CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 3771.72 .73 .74 .75 .76 ... 4323 »
  1. 1

    0下载:
  2. 根据交通灯控制器的功能与要求,将其总体电路分为分频器、信号控制器两个模块。-According to the traffic light controller functions and the requirements of the overall circuit is divided into its divider, the signal controller two modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4.05kb
    • 提供者:li
  1. agx_5v1_01_advanced_copy

    0下载:
  2. Altera FPGA APEX II,APEX 20K
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:wd
  1. LED

    0下载:
  2. 用VHDL语言实现的八个开关控制八个LED灯的亮灭,本程序经过实验箱认证,绝对可用。-VHDL language used to achieve the eight switch control eight bright LED lights out, the procedure experimental boxes after certification, available absolutely.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:97.37kb
    • 提供者:王媛媛
  1. VerilogQuickReference

    0下载:
  2. Verilog语言的速查手册,格式为HTML帮助文件格式,方便易用-Info Verilog language manuals, the format for the HTML help file format, user-friendly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:134.93kb
    • 提供者:ofting
  1. haoleba

    0下载:
  2. VHDL言语实现的24制时钟,可整点报时,还有闹钟等功能.-VHDL language to achieve the 24 system clock can be the whole point of time, there is an alarm clock functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:354.13kb
    • 提供者:jecky
  1. multi16

    0下载:
  2. verilog 写的两种方式的乘法器 不错!-Verilog write the multiplier in two ways good!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:7.18kb
    • 提供者:rayax
  1. VHDL

    0下载:
  2. VHDL XIAZAI GOOG VERYGONNGD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:25.81kb
    • 提供者:cheer
  1. 2

    0下载:
  2. 基于vhdl语言的电机设计,内含详细的设计过程和具体的实验现象。-Based on the VHDL language in electrical design, including the detailed design process and the specific experimental phenomena.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:386.01kb
    • 提供者:原来
  1. vhdl_source

    0下载:
  2. 硬件编写语言,很多VHDL源码例程,纯文本,可直接用在工程中-Hardware language, VHDL source code a lot of routines, plain text, can be directly used in engineering
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:80.77kb
    • 提供者:feng
  1. dianti_6

    0下载:
  2. 6层电梯设计(有详细开发过程及大量注释)-6-storey elevator design (a detailed development process and a large amount of the Notes)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:170.21kb
    • 提供者:WCX
  1. VHDL_CXSL.PDF.tar

    0下载:
  2. vhdl实例教程 数字电路EDA入门--VHDL程序实例集-VHDL example of digital circuit EDA Getting Started Tutorial- VHDL instance set
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.86mb
    • 提供者:000
  1. 13898372spi

    0下载:
  2. VHDL 实现 spi协议,很实用和通用,希望对你们有帮助哦!:)-VHDL realization of spi agreement, it is practical and versatile, and they hope to help you Oh! :)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:920byte
    • 提供者:力智
« 1 2 ... .66 .67 .68 .69 .70 3771.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com