CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 539.40 .41 .42 .43 .44 ... 4323 »
  1. adaptive_lms_equalizer

    0下载:
  2. 自适应算法的verilog实现,是一个很好的学习例子(The adaptive algorithm verilog implementation is a good example of learning)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:55kb
    • 提供者:lionsde
  1. dds_synthesizer

    0下载:
  2. Verilog编写的基于DDS的信号发生器,频率可变。(Verilog prepared by the DDS-based signal generator, the frequency variable.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:325kb
    • 提供者:lionsde
  1. PllTwoOrder

    0下载:
  2. Verilog编写的二阶锁相环代码,环路可以收敛。(Verilog prepared by the second-order phase-locked loop code, the loop can converge.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:16.17mb
    • 提供者:lionsde
  1. E8_1_RS232

    0下载:
  2. VHDL编写的RS232串口通讯代码,可以使用。(VHDL prepared by the RS232 serial communication code, you can use.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:745kb
    • 提供者:lionsde
  1. E7_2_IntBitSync

    0下载:
  2. 位同步的VHDL实现,代码可综合。很好用!(Bit synchronization of the VHDL implementation, the code can be integrated. very useful!)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1.1mb
    • 提供者:lionsde
  1. Mtk_Res1.4

    0下载:
  2. mn mnbmnbmnbmbmnbmb
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:199kb
    • 提供者:osamai
  1. mingmie-V4.1

    0下载:
  2. Based on the time delay estimation of power spectrum, Based on piecewise nonlinear weight value Pso algorithm, Machine learning routines.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:6kb
    • 提供者:pjirjjmr
  1. AD6.9常用元器件封装库

    0下载:
  2. pcb常用原件库,常用不常用,ad9和ad6使用的解压。啊就看大家都发(PCB common original libraryCB commonly used original library, commonly used not commonly used, Ad9 and AD6 use decompression. Oh, just look at everyone)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:398.54kb
    • 提供者:反对
  1. 交通灯

    0下载:
  2. 简易交通灯基于单片机c51程序,运用visual c++ uvision,以及isis pro(this is a simple-traffic-light)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:17kb
    • 提供者:xiuping
  1. UART

    0下载:
  2. verilog IO模拟串口,用IO模拟uart进行串口通讯,无需硬件串口(Verilog io analog serial port, using io simulation UART serial communication, no hardware serial port)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.22mb
    • 提供者:yt14212
  1. cordic

    0下载:
  2. cordic算法的verilog实现,适用于学习。(The verilog implementation of CORDIC algorithm is suitable for learning.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:6.63mb
    • 提供者:yt14212
  1. 97957700spi

    0下载:
  2. 验证过的程序 ,平时自己测试用的,供大家参考使用。(Own serial test procedures, validation, and very complete. For your reference use)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:5kb
    • 提供者:wspudhy
« 1 2 ... .34 .35 .36 .37 .38 539.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com