资源列表
MUSIC
- 乐曲硬件演奏电路的主系统由4个模块组成： FDIV、CODE_DATA、F_CODE和DRIVER。其中，模块U1（FDIV）是分频功能将输入的6MHz的时钟信号分频成1MHZ和4Hz的信号。U2（CODE_DATA）类似于弹琴的人的手指；模块U3（F_CODE）类似于琴键；模块U4（DRIVER）类似于琴弦或音调发声器。(The main system of musical performance circuit consists of 4 modules: FDIV, CODE_DATA,
Comparator
- VHDL Bit Comparator
decimal_counter
- Decimal counter in VHDL
digit_hex_4
- 4 Digit HEX Counter,VHDL, Spartan 3E, Nexys 2
Sec_counter
- Seconds Counter USing 50Mhz clock,VHDL, Spartan 3E, Nexys 2
Sevensegnemt
- Seven Segment Decode And Display All HEX,VHDL, Spartan 3E, Nexys 2
Traffic Lights
- VHDL 交通信号灯设计代码，实现简单的十字路口红绿黄信号灯的转换(VHDL traffic light design)
xapp1052
- ML605开发版 生成IP核的时候选择250MHZ pcie2.0 X4 5Gb/s 其他参考PDF文档。(When the ML605 development version generates the IP kernel, select 250MHZ pcie2.0 X4 5Gb/s Other reference PDF documents.)
UART-Altera
- 使用Atera FPGA CycloneII 实现串口通信，遵循RS232协议。FPGA上的模块实现了数据的接收，取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
I2C总线协议中文版PDF
- fpga的I2C设计文档，VERILOG语言，I2C协议(FPGA I2C design documents, VERILOG language, I2C protocol)
usb_veriloghdl
- USB是 FPGA设计，verilog语言实现(USB is FPGA design, Verilog language implementation)
3des_vhdl
- 3DES VHDL SOURCE CODE