CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 1115.16 .17 .18 .19 .20 ... 4323 »
  1. ddc

    0下载:
  2. 数字下变频,vhdl代码,包含CIC和HF滤波-vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:6.63kb
    • 提供者:xinghaili
  1. DA

    0下载:
  2. 通过DA输出方波,频率可调,1K~10KHz,步进1K-By DA output square wave, frequency adjustable, 1K ~ 10KHz, step 1K
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6.63kb
    • 提供者:wf
  1. VHDL_basic

    0下载:
  2. 这是一个VHDL应用示例,从触发器到同步异步时序电路等都有所涉及。-This is an example of VHDL applications, from flip-flop to synchronize asynchronous sequential circuits, etc. had been involved.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:6.63kb
    • 提供者:邱寒彻
  1. devider

    0下载:
  2. 分频器 可以实现1:3 1:1 的分频器 源代码-Divider can achieve 1:3 1:1 divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.64kb
    • 提供者:rocky
  1. miaobiaosheji

    0下载:
  2. 设计 秒表 VHDL 利用分频 计数 显示等模块实现秒表功能-VHDL design using frequency counts stopwatch display module stopwatch function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:6.64kb
    • 提供者:语庄
  1. FIR

    0下载:
  2. 程序对规律的正弦输入和随机的输入进行相同的166阶FIR滤波。输出滤波后结果。-Program of regular sinusoidal input and random input for the same 166-order FIR filter. Output filtered result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.65kb
    • 提供者:汤博
  1. seqdet

    0下载:
  2. Verilog编写的有限状态机的程序,实现对一二进制序列的检测,该有限状态机提供8个状态的,可以任意修改,作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely modified, as a test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.65kb
    • 提供者:大安
  1. kfpga_serial

    0下载:
  2. fpga programming. I used an fpga to extand the serial ports as i did not have enough. very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.65kb
    • 提供者:baamiis
  1. sever_communicaton

    0下载:
  2. 串口通信程序,对初学单片机的人很有用的。看看a-Serial communication program for beginner who SCM useful. Take a look at a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:6.65kb
    • 提供者:yamaxun
  1. 1

    0下载:
  2. 串并滤波器(FPGA源码),基于QuartusII开发设计实现的串并滤波器.-String and filter (FPGA source code), based on the achievement of development and design of QuartusII and filter string.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.65kb
    • 提供者:南才北往
  1. src

    0下载:
  2. 在spartan3e实验板上实现交通灯的功能,采用状态机描述。-traffic lights design on spartan3e board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.65kb
    • 提供者:kuailishan
  1. Greedy_Snake_verilog

    3下载:
  2. 基于FPGA的verilog代码,在Spartan3开发板上实现了传统贪吃蛇的游戏,通过VGA显示在屏幕上。按键控制方向。-This is a FPGA project, which used verilog and implemented the traditional game of Greedy Snake.
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-19
    • 文件大小:6.66kb
    • 提供者:onioncc
« 1 2 ... .10 .11 .12 .13 .14 1115.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com