CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 7 8 9 10 11 1213 14 15 16 17 ... 4322 »
  1. fsk

    0下载:
  2. 用Verilog语言在FPGA上实现FFT算法-With Verilog language FPGA to realize FFT algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:529
    • 提供者:lili
  1. binary2bcd

    0下载:
  2. binary to bcd code converter design using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:529
    • 提供者:Vadivelan A
  1. Stepper-motor-speed

    0下载:
  2. 步进电机控制模块主要包括步进电机调速控制,该模块实现步进电机可由外置拨码开关来控制电机转速。-Stepper motor control module comprises a stepper motor speed control, the stepper motor module by external DIP switches to control the motor spe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:529
    • 提供者:zyz
  1. dct

    0下载:
  2. Discrete Cosine Transform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:530
    • 提供者:siavosh
  1. LED

    0下载:
  2. 这是一个用VHDL编写的LED显示程序,该程序虽然简单,但对一个初学的人来说也未必用不到,所以上传,希望能有人用到-This is a VHDL prepared with LED display program, the program is simple, but for a beginner who may not be less than, so upload the hope was to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:530
    • 提供者:wangkai
  1. rotary_led

    0下载:
  2. module rotary_led(clk,reset,R_A,R_B,LED_DATA) input clk -module rotary_led(clk,reset,R_A,R_B,LED_DATA) input clk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:530
    • 提供者:lance
  1. hanmingam1

    0下载:
  2. VHDL语言的(7,4)汉明码编码的设计。-VHDL language (7,4) hamming code design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:530
    • 提供者:mengxin
  1. f2341was

    0下载:
  2. programming for image modulation in vhdl code to enhance qualty
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:530
    • 提供者:black
  1. Program2

    0下载:
  2. 将8位待测预置数作为外部输入信号,即可以随时改变序列检测器中的比较数据。写出此程序的符号化单进程有限状态机。-The 8-bit pre-measured as the number of external input signal, which can change at any time in the sequence comparison of the data detector. Write the symbol of this process a single process fini
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:530
    • 提供者:釉雪Dreamer
  1. DEM_TUY_CHON

    0下载:
  2. Card count any show thị led 7 segment-Card count any show thị led 7 segment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:530
    • 提供者:minhthea8
  1. adder16_2

    0下载:
  2. 16位2级流水线加法器的verilog设计-16 2 pipeline adder Verilog design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:530
    • 提供者:张山
  1. ppm_tb

    0下载:
  2. PPM编码器的测试文件,可以测试PPM编码是否正确-PPM encoder test file, you can test whether the correct PPM encoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:530
    • 提供者:yb
« 1 2 ... 7 8 9 10 11 1213 14 15 16 17 ... 4322 »
搜珍网 www.dssz.com