CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 2736.37 .38 .39 .40 .41 ... 4323 »
  1. hdb3a

    0下载:
  2. 快速实现HDB3码与普通码二进制码的转换,方便学习与了解HDB3码的转换-Quickly achieve HDB3 code and common code binary code conversion, facilitate learning and understanding HDB3 code conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:380.16kb
    • 提供者:王宇
  1. Verilog2001_Standard

    0下载:
  2. Using the New Verilog_2001 Standard Verifying Hardware-Using the New Verilog_2001 Standard Verifying Hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:380.18kb
    • 提供者:park wan soon
  1. VGA_controller

    1下载:
  2. VGA Controller with VHDL
  3. 所属分类:VHDL编程

  1. knob

    0下载:
  2. 旋转式按钮控制8个LED灯,自己在Spartan-3e板上测试用的-Rotary button control 8 LED lights, its board test in the Spartan-3e use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:380.31kb
    • 提供者:cynthia_
  1. lecture

    0下载:
  2. SonetFramer, lecture with have complete descr iption on sonet framing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:380.4kb
    • 提供者:Usman Maqbool
  1. VHDLEXAM

    0下载:
  2. 我们学校做VHDL实验的源码,在别处是下不到的-our school experiment VHDL source code, elsewhere is less than the
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:380.49kb
    • 提供者:李志
  1. 4vlx25_mdm_xmd

    0下载:
  2. 实用的程序代码,希望对大家有用,已经调试通过
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:380.55kb
    • 提供者:人杰
  1. LED8

    0下载:
  2. 用VHDL编写的LED流水灯程序,比较适合新手学习-Written in VHDL program LED light water, more suitable for novice to learn. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:380.6kb
    • 提供者:bigl
  1. S8_SETPMOTO

    0下载:
  2. FPGA实用程序,测试步进电机,开发环境为Quartus II 8.0 (32-Bit),已经测试ok,供大家参考学习-FPGA utility, the test motor, development environment for the Quartus II 8.0 (32-Bit), has been tested ok, for your reference learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:380.61kb
    • 提供者:陆泉
  1. The-viterbi-algorithm-(1)

    0下载:
  2. Vetrbi decoder VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:380.65kb
    • 提供者:rajaisking
  1. alu1

    0下载:
  2. 设计16位算术逻辑单元,能实现加、减、加1、减1、与、或、非、传送的功能。-Design of 16-bit arithmetic logic unit, to add, subtract, add 1, subtract 1, AND, OR, NOT, transfer function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:380.73kb
    • 提供者:痴心
  1. clk_generator

    0下载:
  2. 时钟分频的verilog代码,能够实现小数分频,文件为Xilinx ISE工程文件-Frequency clock divider verilog codes, it is possible to achieve fractional file to Xilinx ISE Project Files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:380.81kb
    • 提供者:duzengquan
« 1 2 ... .31 .32 .33 .34 .35 2736.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com