CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .26 .27 .28 .29 .30 2731.32 .33 .34 .35 .36 ... 4323 »
  1. dds_simu_v100

    0下载:
  2. 占空比,幅值,步进可调的DDS模块,已经在板子上成功实现-Duty cycle, amplitude, step adjustable DDS module, the board has successfully achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:378.05kb
    • 提供者:zhai qing wei
  1. verilog_hdl_135_examples

    0下载:
  2. 135个经典VerilogHDL源码和说明文档,入门的好资料-135 Classic VerilogHDL source and documentation, a good data entry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:378.07kb
    • 提供者:energy
  1. shuzizhong2.0

    0下载:
  2. 这是一个EDA的课程设计,一个数字钟,可实现定时和闹钟功能。-This is a EDA course design, a digital clock program, to regular, and set the alarm clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:378.08kb
    • 提供者:康琴
  1. VHDL-slide-part6

    0下载:
  2. a good FPGA and VHDL tutorial course slides ,part6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:378.17kb
    • 提供者:ss
  1. top_module

    0下载:
  2. fpga 使用verilog hdl 语言,quartusii 9.0编程环境,设计的4个led灯分别实现不同功能,然后由一个顶层文件调用,完成总的设计。-fpga using verilog hdl language, quartusii 9.0 programming environment designed four different functions, respectively, led lights, followed by a top-level document called,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:378.35kb
    • 提供者:andrew
  1. hamming

    0下载:
  2. 实现分频,m序列的产生和汉明码的编译功能,程序较为完整,适合学习。-Divide m sequence generation and Hamming code compilation, the program is more complete, suitable for learning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:378.4kb
    • 提供者:anna
  1. sub

    0下载:
  2. 分别输入两个复数的实部和虚部,计算两个复数的差,输出结果的实部和虚部-Two are input the real part and imaginary part, calculating the difference of two complex numbers, the output of the real part and imaginary part
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:378.41kb
    • 提供者:袁文瑞
  1. PLLTEST

    0下载:
  2. Altera Quartus to Pll Source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:378.45kb
    • 提供者:Seo Dong hyeok
  1. gen_clk

    0下载:
  2. 通过FPGA产生时钟信号,通过FPGA产生时钟信号-通过FPGA产生时钟信号
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:378.5kb
    • 提供者:jf
  1. m_sequence_fpga

    0下载:
  2. 采用Verilog语言编写的伪随机序列——m序列,可用作通信系统输入数据源。-Use Verilog language- m sequence pseudo random sequence, and can be used as input data sources in communication system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:378.59kb
    • 提供者:qiaofeng
  1. example7

    0下载:
  2. 交通灯控制例程;本实验是模拟控制一个十字路口的交通灯,4行3色灯,分别代表一个十字路口的4个口的交通灯。-Traffic light control routines this experiment is the analog control a crossroads, traffic lights, four-line three-color lights, representing an intersection of the four port traffic lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:378.6kb
    • 提供者:shenqin
  1. flash-controler

    0下载:
  2. 基于FPGA的nand flash控制源码-nand flash controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:378.62kb
    • 提供者:l
« 1 2 ... .26 .27 .28 .29 .30 2731.32 .33 .34 .35 .36 ... 4323 »
搜珍网 www.dssz.com