CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 2736.37 .38 .39 .40 .41 ... 4323 »
  1. 22.VGA

    0下载:
  2. vga控制器,可用于控制VGA,产生彩色条文-vga controller, used for VGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:242.4kb
    • 提供者:liyf
  1. Top_SD

    1下载:
  2. 基于FPGA的SD卡驱动程序,简单的读写模块-FPGA-based SD card driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.86mb
    • 提供者:DAMU
  1. Multiplier

    0下载:
  2. 使用三种不同结构(加法树、查找表、Booth算法)实现的乘法器,带有测试文件。-Use of three different structures (addition tree, look-up table, Booth algorithm) to achieve the multiplier, with testbench files.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.73kb
    • 提供者:马昭鑫
  1. Digital.Logic.And.Microprocessor.Design.With.VHDL.

    0下载:
  2. 设计数字电路和CPU的教程,使用VHDL语言。国外牛人写的书,很强大,很详细,英文原版电子书。-Digital.Logic.And.Microprocessor.Design.With.VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.77mb
    • 提供者:Craftor
  1. FPGA_FILTER

    0下载:
  2. 利用FPGA设计降采样滤波器的方法,希望对你有用-FPGA design using down-sampling filter, and I hope useful to you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:113.25kb
    • 提供者:mengzi
  1. PWM

    0下载:
  2. This a PWM (pulse-width modulation scheme code in VHDL)-This is a PWM (pulse-width modulation scheme code in VHDL)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:875byte
    • 提供者:usama
  1. vhdlcodeforelevator

    0下载:
  2. Elevator programme in Vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:158.67kb
    • 提供者:Nitin
  1. odometre

    0下载:
  2. Student project in VHDL Platform Xilinx about odometry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:101.4kb
    • 提供者:spifoo
  1. multiplier_csa

    0下载:
  2. 8 bit Multiplier, CSA type
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:744byte
    • 提供者:kk
  1. switch

    0下载:
  2. 该模块是一个基于verilog的脉冲触发高低电平保持的模块,同时包含了消抖的功能。 主要是针对现今许多开发板上开关是弹簧式的手按下去为低电平,手一松就变成了高电平。只要按一次松开后,模块就能自动输出一个低电平。(板子上的开关正常情况为高电平) 同时消抖部分在输入clk为50Mhz的时候可以延迟21ms来判断是否为开关按下-The module is based on verilog pulsed high-low to keep the trigger module includes b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:799byte
    • 提供者:刘卫菠
  1. design

    0下载:
  2. 详细讲述了FPGA仿真与设计环境的建立,以及如何使用IP核,如何烧录文件-Detail the FPGA simulation and design environment to establish, and how to use IP cores, how to burn files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.59mb
    • 提供者:
  1. 11

    0下载:
  2. Verilog HDL程序设计与实践,从入门到提高,必备的资料-Verilog HDL program design and practice, from entry to the improvement of the information necessary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.82mb
    • 提供者:kylin
« 1 2 ... .31 .32 .33 .34 .35 2736.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭