资源列表
serial
- 基于FPGA的串口程序，Verilog语言编写，程序完整-FPGA-based serial procedures, Verilog language, the program integrity
xapp921c
- Xilinx的ddc duc的文档 xapp921c-xapp921c
trafficlight
- 设计题目: 十字路*通灯的设计。 二．设计要求: （一）假定系统输入时钟为200Hz。 （二）设计出以上要求的交通灯，每个方向有一个倒计时指示（两个8 段数码 管）和红黄绿三种颜色的灯。 （三）给出仿真波形。-Design topics: the design of the traffic lights at the crossroads. II. Design requirements: (a) assume that the system cloc
SRAM
- SRAM DATASHEET,控制器设计资料。-SRAM DATASHEET, controller design information.
Code-ALU16BIT
- Code ALU 8 bit vhdl arith and logic
shuzilvbo
- FPGACPLD数字滤波电路设计研究数字电路设计经验-fpga
Alter官方FFT程序(使用Verilog编写)
- 其主要使用verilog编写fft程序主体，之后通过quartus和matlab实现对fft程序的测试，可以很好做到自动化验证(The main use of verilog prepared fft main program, and then achieved by quartus and matlab fft program testing, you can do a good job of automated verification)
DDS
- DDS信号源实例，采用Quartus II开发环境-DDS signal source instance using Quartus II development environment
CLOCK-ON-ALTERA-DEV-NOARD-RONTEX
- 这是我上电子线路设计课程时自己写的数字钟设计的整个工程.网上下载安装quartus II软件后双击clock.sof打开调试.若软件说没有权限,请删除db文件夹后再试. 文件夹中附带我的实验报告,其中详细讲解了我的设计思路\软件架构\可能出现的问题等等. 调试步骤就不讲了,管脚分配请网友自行完成. 开发板 Altera Cyclone II EP2C35F672C6 软件平台 Quartus II 语言 verilogHDL-These are all the project
DE2_NIOS_Lite_11.tar
- DE2-70,NIOS reference file,
sinbo
- 基于quartus II的正弦波发生器，可调频率相位，用其时序仿真即可显示，分模块设计的。有sin。mif文件.-Based quartus II of the sine wave generator, adjustable frequency and phase, with the timing simulation can show that sub-module design. A sin. mif file.
FPGAtechnologyanddesigndigitalsystems
- FPGA技术与数字系统设计基础,使学习FPGA在同志更容易上手学习-FPGA technology and design digital systems, enabling learners to FPGA Comrade easier to get started in learning