CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 3322.23 .24 .25 .26 .27 ... 4323 »
  1. FPGA

    0下载:
  2. 该文档是清华远见姚老师所讲的FPGA数字系统设计的内容-FPGA digital system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:972.49kb
    • 提供者:wangyahui
  1. i2c_to_gpio

    0下载:
  2. 以lattice的FPGA作为从机,使用VHDL,通过IIC扩展GPIO口。压缩包内也有IIC协议的pdf。我已测试通过。-IIC to GPIO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:972.53kb
    • 提供者:张雅
  1. shuanglu_DDS

    0下载:
  2. 双路DDS,能实现两路同频不同相的各种波形,并附有和STM32的接口程序-Dual DDS, can achieve two different phases of the same frequency of various waveforms, along with and STM32 interface program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:972.7kb
    • 提供者:崔扬
  1. sinbo

    0下载:
  2. 基于quartus,用VHDL写的正弦波发生器-Based quartus, written in sine wave generator with VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:972.76kb
    • 提供者:郑生
  1. LabVIEW超级玛丽

    1下载:
  2. 用LabVIEW编写超级玛丽游戏程序,可以哦学习、、
  3. 所属分类:VHDL编程

    • 发布日期:2016-02-07
    • 文件大小:972.92kb
    • 提供者:YKTYJX@126.com
  1. Alter_FFT-Verilog-Code

    0下载:
  2. 快速傅里叶变换(FFT)的verilog源代码以及matlab代码-Fast Fourier Transform (FFT) of the verilog source code and matlab code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:972.96kb
    • 提供者:fzuye
  1. cycloneIII_3c120_dev_my_first_fpga

    0下载:
  2. cycloneIII_3c120_dev_my_first_fpga altera官方例程-cycloneIII_3c120_dev_my_first_fpga altera official routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:973.12kb
    • 提供者:zfy
  1. water_led

    0下载:
  2. Verilog语言编写,在FPGA 上实现流水灯。-Verilog language to achieve water lights on the FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:973.21kb
    • 提供者:陈图桓
  1. Altera_VHDL

    0下载:
  2. this is vhdl code. and, or, buffer gate code device is altera cyclone2.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:973.21kb
    • 提供者:kimjuhyun
  1. 5566

    0下载:
  2. Alter官方FFT程序(使用Verilog编写)-Alter official FFT program (written using Verilog)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:973.33kb
    • 提供者:yangyang
  1. 8bit_up_ise9migration

    0下载:
  2. sync ram of 258*8 bit you know
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:973.65kb
    • 提供者:vishwas
  1. 123424475SINGT

    0下载:
  2. Quartus环境下的正选信号发生器的实验源码-Quartus environment is the election of signal generator FOSS
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:973.72kb
    • 提供者:吴语
« 1 2 ... .17 .18 .19 .20 .21 3322.23 .24 .25 .26 .27 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭