CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 3402.03 .04 .05 .06 .07 ... 4323 »
  1. can_latest.tar

    1下载:
  2. CAN controller implimentation using HDL on fpga.SJA1000 chip was taken as refference.
  3. 所属分类:VHDL-FPGA-Verilog

  1. lcd_display

    0下载:
  2. 对LCD的简单操作,利用VHDL语言编写,在Quartus 8.1环境下测试通过,可以建立波形文件做仿真实验.液晶初学者必看-LCD operation ,just for the beginner of LCD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.12mb
    • 提供者:youungsky
  1. can_verilog_IP.tar

    0下载:
  2. 运用Verilog语言编写的CAN控制IP核,符合CAN2.0B协议,仅作为参考!-CAN controller IP core using Verilog language, in line with CAN2.0B agreement, only as a reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.12mb
    • 提供者:张居林
  1. motorcontrol_cpld

    0下载:
  2. 在ALTERA公司的EPM570上实现的电机脉冲算法,编码器反馈技术算法,已实际应用。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.12mb
    • 提供者:Xinzhong.Ding
  1. alu_arm_alu_mips

    0下载:
  2. 加法器的arm实现和mips实现,alu_arm,alu_mips,南大计算机系计算机组成原理实验-Adder arm to achieve and realize mips, of alu_arm alu_mips, Nanda, Department of Computer Science Computer principle experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.12mb
    • 提供者:sunying
  1. demo_convection_diffusion_POD

    0下载:
  2. reduced basis for schrodnger
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.12mb
    • 提供者:ened89
  1. fm

    0下载:
  2. 利用altera的cyclone FPGA芯片,实现FM调制,并使用自带的逻辑分析仪仿真成功-The use altera cyclone FPGA chip, FM modulation, and use its own logic analyzer successful simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.12mb
    • 提供者:luomeigang
  1. ledwater

    0下载:
  2. 近期在Spartan3E上写的一个流水灯,从低位到高位的流向,你可以修改代码实现更复杂的功能-Written in recent Spartan3E a water lamp, the flow from low to high, you can modify the code to achieve more complex functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.12mb
    • 提供者:nikis
  1. DE1_NIOS

    0下载:
  2. Altera DE1的NIOS源程序,非常有参考价值,可直接投入使用-the niosII project of Altera DE1 borad. It can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.12mb
    • 提供者:gaoyukun
  1. DCT2IDCT2

    0下载:
  2. CT2 IDCT2 变换C代码。经调试成功,适用于altera,有结果。-CT2 IDCT2 transform C code. After successful testing for altera, bear fruit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.12mb
    • 提供者:金夕
  1. C20_SD

    0下载:
  2. FPGA VHDL写的SD卡驱动程序,仿真已通过-FPGA VHDL write the SD card driver, simulation has passed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.12mb
    • 提供者:zhouhaibo
  1. can_latest.tar

    0下载:
  2. CAN原代码,通过修改,可以改写成任何通信-CAN original code, by modifying rewrite any communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:1.12mb
    • 提供者:an
« 1 2 ... .97 .98 .99 .00 .01 3402.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭