CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 3542.43 .44 .45 .46 .47 ... 4323 »
  1. verilog_usbblaster

    0下载:
  2. 用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.5mb
    • 提供者:一王
  1. USB_jtag

    0下载:
  2. 用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.5mb
    • 提供者:霍飘摇
  1. MAC_Transceiver

    0下载:
  2. MAC(以太网媒体访问控制)是以太网IEEE 802.3协议规定的数据链路层的一部分,使用FPGA替代ASIC,实现以太网MAC功能非常实用。能够实现硬件系统多路多端口的以太网接入,并在自行开发需要以太网接入的嵌入式处理器设计中得到应用。具体探讨以太网MAC的功能定义,使用FPGA实现以太网MAC的方法,对以太网的相关应用设计具有指导作用。 -MAC (Ethernet Media Access Control) is a protocol under the IEEE 802.3 Ethe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.5mb
    • 提供者:陈辉
  1. SandGlass

    0下载:
  2. VHDL源代码,用的是quartus9.0,显示的是电子沙漏-VHDL, displaying the sandglass
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.5mb
    • 提供者:Sloan_Hu
  1. 04_led_test

    0下载:
  2. xilinx fpga verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1.5mb
    • 提供者:开云
  1. arm-uart-pro

    0下载:
  2. arm uart实验指导书,实用的基础教程实验
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.5mb
    • 提供者:clyde
  1. MPIS_singlecircle-12-12-completed

    0下载:
  2. MPIS单周期指令集,用VHDL编程,能够执行16条指令-MPIS single-cycle instruction set, VHDL programming instructions to perform 16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:黄龙
  1. mokekong

    0下载:
  2. 模可控计数器的设计,顶层文件,仿真文件,等等。-Mold controllable counter design, top-level document, simulation files, and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.5mb
    • 提供者:lou
  1. MASHENGvirlogTutorial

    0下载:
  2. 麻省理工大学的virlog教程,强烈推荐!-MASHENGvirlogTutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:LaoY
  1. gau66

    0下载:
  2. 高斯算法方面的文档,非常详细的设计流程,真的很不错哦,有机会合作-Gaussian algorithm documentation, very detailed design process, really good, oh, there are opportunities for cooperation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.5mb
    • 提供者:luogui
  1. timing_analysis_1.pdf

    0下载:
  2. altera 公司有关time analysis 的文档...对于verilog初学者以及编程格式规范化有很大的帮助.-altera company documents on time analysis ... beginners and verilog programming format for the standardization of great help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.5mb
    • 提供者:jl
  1. map

    0下载:
  2. map verilog for xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:陈少杰
« 1 2 ... .37 .38 .39 .40 .41 3542.43 .44 .45 .46 .47 ... 4323 »
搜珍网 www.dssz.com