资源列表
Qsys_nios2
- 本教程使用最新的Quartus 11.0sp1+Nios 11.0sp1开发工具。在最新的Quartus II软件中，使用了全新的Qsys进行SOPC系统的构建。 较之以前版本使用SOPC Builder构建有了很大的不同。 本教程为Altera最新的官方Tutorial。 一步步教你使用Qsys构建Nios II系统，并使用Nios II SBT开发应用程序。-This tutorial uses the latest Quartus 11.0sp1+ Nios 11.0sp1 d
CLOCK
- 内含数字钟程序，程序准确，请大家放心下载-Includes digital clock program, the program is accurate, please rest assured download
SDR_SDRAM_IP
- SDR SDRAM 控制器，Altera官网重要资料。内涵说明文档，和VHDL与Verilog两种设计IP。-SDR SDRAM controller from Altera
8086FPGA
- xilinx ise 7.1下 实现sparten3 basys板上基于8086FPGA软核的吃豆子游戏
pci_bridge
- 基于WISHBONE的pci桥实现，包括功能模块和测试模块-Based on the pci bridge WISHBONE implementation, including functional modules and test modules
sdram_ok
- sdram + FPGA sdram + FPGA sdram + FPGA-sdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGA
xapp485
- XAPP485 - 以高达 666 Mbps 的速率在 Spartan-3E FPGA 中实现 1：7 的解串行化
caijing
- 这个是加密U盘的VHDL的源程序兼教学辅导，很具有实用性-U disk that is encrypted VHDL source program and coaching, it is practical
cpu_design
- 简单的CPU设计数字系统实验，使用的是精简指令，水平代码生成
class12
- uart串口接收模块，对接收的数据串转并-Uart serial port receiving module, the received data string and turn
sdr_sdram_controller
- 使用verilog和VHDL实现 sdram_controller，代码清晰，测试过可以使用。-sdram_controller verilog vhdl
FPGA_DDS
- 用FPGA实现DDS双通道信号发生器，具有调相功能-With FPGA realizing double channel DDS signal generator, has the function of system.all