CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 558.59 .60 .61 .62 .63 ... 4323 »
  1. sh_machine

    0下载:
  2. 自动售货机:先投入一定数目货币,然后根据货币购买力进行相应货物的选择,然后确定购买,出货并找零,完成交易。也可在确定购买前任何时刻按取消键退出所有货币。-Vending machine: put a certain number of first currency, and then carried out in accordance with the corresponding purchasing power of money to choose the goods, and then de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.56kb
    • 提供者:张利
  1. Main

    0下载:
  2. Sensor Project , Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:shobhit
  1. DEVICE_DNA

    0下载:
  2. 该模块是DEVICE_DNA读取模块,建立顶层时,添加该模块,调用该模块即可读取DEVICE DNA-The module is DEVICE_DNA read module, up top, add the module, the module is called to read the DEVICE DNA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.56kb
    • 提供者:zhang
  1. VHDL2

    0下载:
  2. 成本低廉易于实现非常适合自学自制的出租车计价器VHDL程序-Low-cost and easy to implement very suitable for self-made Taximeter VHDL procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.56kb
    • 提供者:ww
  1. Datapath

    0下载:
  2. datapath of 8bit synthesized risc processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.56kb
    • 提供者:Mudi
  1. MDLS16265B_driver

    0下载:
  2. 液晶驱动程序,利用DP-FPGA与精电蓬远液晶MDLS16265B测试通过。-LCD driver, the use of DP - FPGA and Varitronix Peng Yuan LCD MDLS16265B test.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.57kb
    • 提供者:陈谷
  1. counter

    0下载:
  2. Verilog语言编写的8进制同步、异步加法计数器-Verilog language octal synchronous, asynchronous addition counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:
  1. eqfilter

    0下载:
  2. this the for a equiripple filter-this is the for a equiripple filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.57kb
    • 提供者:vlsi
  1. lcd_dis_ok

    0下载:
  2. lcd液晶显示屏驱动程序,在fpga开发板上使用,欢迎下载使用。-LCD driver lcd fpga development board, welcome to download.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1.57kb
    • 提供者:宋盛
  1. aFifo

    0下载:
  2. it is a vhdl source code for FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.57kb
    • 提供者:Hadi
  1. sheji

    0下载:
  2. 伪随机码发射verilog HDL程序 大学生电子竞赛-Pseudo-random code transmitter verilog HDL program Undergraduate Electronic Contest
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.57kb
    • 提供者:朱守喜
  1. sramright

    0下载:
  2. 控制SRAM的读写; 向SRAM中写入12个数据,这12个数据由助教随机给出; 当按下4×3键盘上的按键时,读出对应的数据,并显示在七段数码管上; SRAM为16位,用16进制表示为4位字符,对应4个七段数码管; -Control SRAM read and write write to the SRAM 12 data, the 12 random data is given by the TA when you press the 4 × 3 keys on the ke
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.57kb
    • 提供者:李峰
« 1 2 ... .53 .54 .55 .56 .57 558.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com