资源列表
uart_tx_rx_baudselct
- 使用verilog语言设计的一个uart的源码，可以进行波特率选择。-A uart source code using Verilog language design, baud rate selection.
Verilogexample
- VERILOG实例，是学习verilog的好资料-Verilog instance, is to learn good information on Verilog
CEU
- 信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1
lcd
- 使用的LCD1602的控制程序，包括了状态机对内置寄存器的响应-The use the LCD1602 of control procedures, including the response of the state machine built-in register
dds
- VHDL的DDS代码，也就是直接数字式频率合成器设计-The DDS VHDL code, which is Direct Digital Frequency Synthesizer
1253
- 基于VHDL语言的并串转换程序，有四位的并行输出转换为串行输出
High-speed-digital-correlator
- 16位高速数字相关器的VERIOLOG程序，已经编译通过了，可以使用-16-bit high-speed digital correlator VERIOLOG program has been compiled by, you can use
DIF_FFT
- 测试高级分析。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-For Measurement
wallace_tree_multiplier
- this implements wallace tree multiplier in verilog
simple_pic
- 简单可编程中断控制器，利用定时计数器的中断请求信号输出中断使能控制信号。
AD603
- AD603的程序，AD603的基于FPGA的编程文件，并希望后者学者希望份额AD603verilog语言 -AD603 program, the file on the AD603 FPGA-based programming, and hope that the latter scholars want AD603verilog languages share
zifu
- 关于用vga显示字符的一段程序，verilog-this code is about the display of Character