CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 3148.49 .50 .51 .52 .53 ... 4323 »
  1. contador

    0下载:
  2. Is small module of 7-segments of 5 digits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:8.35kb
    • 提供者:Pedro
  1. FDMA

    0下载:
  2. 实现FDMA的仿真,3路输入信号,FFT输出-FDMA simulation input signal, FFT output
  3. 所属分类:ELanguage

    • 发布日期:2017-12-10
    • 文件大小:8.35kb
    • 提供者:张扬
  1. pong_spartan3e

    0下载:
  2. Pong game on Spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.35kb
    • 提供者:Vinay
  1. tst_saa7113h

    0下载:
  2. 飞利浦的视频解码芯片SAA7113H的Verilog控制源代码,该源代码加入了SRAM和DSP,很值得参考-The Verilog control code of Philips video decoder chip SAA7113H , the source code combine the interface of SRAM and DSP, it is worth considering
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:8.35kb
    • 提供者:GC
  1. pro_2

    0下载:
  2. 简单CPU设计。使用Verilog语言,比较简单易懂。-simple CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.35kb
    • 提供者:汪雪飞
  1. crcmodule

    0下载:
  2. 这是一个FPGA的VHDL 高效CRC校验代码-This is an efficient FPGA-VHDL code for the CRC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:8.34kb
    • 提供者:庆哥哥
  1. PWMDimming

    0下载:
  2. PWM调光 内容:通过PWM(脉宽调制)调节LED的亮度-Name: PWM dimming content: The PWM (pulse width modulation) to adjust the LED brightness
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:8.34kb
    • 提供者:陈超
  1. vga

    0下载:
  2. 在GX-SOC/SOPC-CIDE综合创新开发实验平台的vga显示器上显示彩色条纹-In GX- SOC/SOPC- CIDE comprehensive experiment platform of innovation development display on VGA display color stripes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:8.34kb
    • 提供者:黄伟
  1. Answer-devices

    0下载:
  2. 抢答器,设计了两个人的抢答器,分别设有按钮P1,P2(P1对应按键S3,P2对应按键S4)当按钮1被按下时显示灯1亮即D3亮,同样时按钮2时显示灯D10亮;32秒后 无人抢答的话,自动报警;当有人抢答时除了显示灯亮之外,蜂鸣器会响。-Responder, two people Responder, respectively, with the button P1, P2 (P1 corresponding button S3, P2 corresponding button S4) shows
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:8.33kb
    • 提供者:沈攀
  1. AND

    0下载:
  2. vhdl code for AND gate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:8.33kb
    • 提供者:vasu
  1. PMU

    0下载:
  2. 一个简易的PMU设计,输入使用的是自制的串行接口协议-A design of power manager unit, using serial interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:8.33kb
    • 提供者:方舟
  1. code

    0下载:
  2. 一个8位微处理器的VHDL代码以及testbench-8-bit processor VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.33kb
    • 提供者:fei
« 1 2 ... .43 .44 .45 .46 .47 3148.49 .50 .51 .52 .53 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭