CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 3341.42 .43 .44 .45 .46 ... 4323 »
  1. freq_change_chk

    0下载:
  2. 频率变化操作IP,希望有人喜欢!自己写的,需要的下把!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.41kb
    • 提供者:xzb
  1. 8.3LCD

    0下载:
  2. FPGA中使用VHDL语言编写的LCD控制程序-FPGA using VHDL language of the LCD control procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.41kb
    • 提供者:felix chin
  1. lcd2

    0下载:
  2. lcd display vhdl windows
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.41kb
    • 提供者:nick
  1. mdi_o

    0下载:
  2. 这个是mdio的源码程序,可以拿来直接用-this is mdio program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.41kb
    • 提供者:王风
  1. cyc

    0下载:
  2. VHDL source codes for ALU modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.41kb
    • 提供者:John
  1. key

    0下载:
  2. 键盘应用程序,通过键盘控制数码管显示相应的数值-Keyboard application programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.4kb
    • 提供者:龙淮祁
  1. N-0.5fenpinqi

    1下载:
  2. vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。-vhdl N - 0.5-frequency method, we can input arbitrary numerical N, namely, to be N - 0.5 frequencies.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.4kb
    • 提供者:孔标
  1. jtd

    0下载:
  2. 交通灯课程设计, 红黄绿自动切换三种灯 verilog语言实现-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.4kb
    • 提供者:曹虫
  1. uart.ZIP

    0下载:
  2. a general UART port. Tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.4kb
    • 提供者:sean
  1. ads8361_avl

    0下载:
  2. Interface for ADS8361 TI ADC IP Core for ALTERA NIOS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:4.4kb
    • 提供者:Igor
  1. micro-processor

    0下载:
  2. 这是一个8位微处理器的vhdl设计代码。-This is the design of a 8-bit micro-processor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:4.4kb
    • 提供者:baoshu
  1. EDA

    0下载:
  2. 用EDA实现串行输入并行输出的移位寄存器,附带仿真-Serial Input with EDA parallel output shift register, with simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.4kb
    • 提供者:文心
« 1 2 ... .36 .37 .38 .39 .40 3341.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com