资源列表
xilinx_ise_9.x
- 《xilinx_ise_9.x_fpga_cpld设计指南》，光盘源文件- Xilinx_ise_9.x_fpga_cpld Design Guide, the source file CD-ROM
zhuangtaiji
- 用最简单的方法编程写成了一段经典三段式状态机-Three-state machine
89c51
- 本代码为 VHDL实现的 51 IP核 经本人测试 功能正常 -The code for the VHDL implementation of the 51 IP core
SinglePeriodCPU
- verilog语言书写，单周期CPU源码-single period CPU
rs_jianhua
- 实现rs编码器，用于基带信号的编码和解码，纠错编码-useful for digital siginal rs coding
vhdlexamples
- 用VHDL语言编写的一些例子，对学习VHDL语言非常有用-examples of vhdl
VHDL
- 对学习VHDL有用的资料，pdf格式，希望对大家有帮助！~-study VHDL
SOPC LED实验
- 通过Quartus II、SOPC Builder、Nios II IDE三种工 具的配合使用 用软件控制led，VHDL程序通过描述硬件电路控制led的依次亮灭(Through the Quartus II, SOPC Builder, Nios II IDE three workers With the use Use software to control led, VHDL program by describing the hardware circuit control l
quartus_IPcore
- 这15个Quartus的ip核里面有AVR，I2C，sdram，arm，usb，PCI等ipcoure，相信用过ipcore的人都知道这个的重要性，尤其是在NIOS嵌入硬件以提高速度的时候，这些事非常有用的。毕竟这些事人家封装起来的，肯定比自己去编好吧，献给用Quartus的好盆友，希望对你们有用。-free ipcoure
sine
- Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出
UP-CUP-FPGA2C35-II
- UP-CUP FPGA2C35-II平台使用说明书，用于博创嵌入式实验平台-UP-CUP FPGA2C35-II platform manual, embedded test platform for Borch
easy_to_modelsim
- 这里包含6个modelsim的学习资料，包括了经典教程、答疑和分别针对VHDL、Verilog语言的仿真例程。-This contains six modelsim of learning materials, including the classic tutorial, tutorials, and were aimed at VHDL, Verilog simulation language routines.