资源列表
Vivado 简明教程
- vivado简明教程 vivado入门教程 vivado简易教程(vivado API Tutorial Vivado)
Sample
- 通过AD9221 采集数据 然后将输出传给FPGA 通过串口MAX232显示采集回来的图形-Through the AD9221 data collection and then will output through a serial port MAX232 shows to FPGA collection back graphics
s5
- 清华大学电子系 时序逻辑实验报告 包括：触发器设计，计数器设计，累加器设计，序列检测器设计/有限状态机实现-Tsinghua University, Department of Electronics, sequential logic test report include: trigger design, counter design, accumulator design, the sequence detector design/finite state machine
ISEPrj
- Xilinx Zynq的PS+PL使用，用PS添加IP核，然后从IP核添加GPIO，并与板上LED相连，实现led的逻辑。注意不能使用helloworld模板。-For the Xilinx Zynq PS+ PL, PS Add IP core, and then add GPIO IP core and connected to the on-board LED, led logic
de2-normal
- de270开发板常用的资料，包括引脚，开发板介绍，及在quartus下的使用。-This file is used to describe the de270 board.
kc705-pcie-rdf0187-2013.2-c
- 基于KC705开发板的PCIE验证程序，用户在设计开发其他PCIE相关程序时可以参考-PCIE development board based KC705 verification process, users in the design and development of other related procedures can refer PCIE
DDR_prj
- DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA。-DDR controller VHDL source code. FPGA implementation using DDR interface controller for Altera' s FPGA.
SPI_ADconvert
- 微机原理课程实验 ADC转换实现 需要模数转换模块与开发板相连(Microcomputer based principle experiment course ADC conversion implementation needs analog to digital convert module to connect with development board)
Verilog_SPI_SD_controler
- Verilog 开发的SD控制器和SPI控制器-The implement ofSPI&SD controler using Verilog
Digital.Design-Principles.and.Practices.pdf
- Digital Design: Principles and Practices John Wakerly
Password lock
- 一个 Quartus II 工程，芯片为EP3C55F484C8，是一个简单的保险箱密码锁。包含分频器、键盘去抖、8选1选择器、扬声器模块、动态扫描模块等多个模块。 主要功能： 1. 保险箱上设有密码输入和钥匙锁双重保险。 2. 当密码输入正确后，左边的指示灯亮，此时插入钥匙即可打开保险箱；当密码输入错误后，右边的指示灯亮，发出报警信号，此时需要重新输入密码。 3. 保险箱的密码可根据需要随时更换。(A Quartus II project, the chip is EP3C55F484
spi_write
- spi读写驱动程序 verilog语言编写 可直接调用-spi driver verilog language literacy can directly call