资源列表
DM9000A
- DM9000的驱动与逻辑，SOPC可用，内含.V文件-DM9000 driver and logic, SOPC available, containing. V file
Marquee
- VHDL语言设计的跑马灯程序，使用8段数码管，并能递减计时，计时时间到蜂鸣器响声输出，数据在数码管上滚动显示，在试验箱上测试通过。-Marquee VHDL language design process, with 8 of the digital control, and can decrease time, time time to sound the buzzer output, data on the digital scroll in the chamber on the test.
voterandcounter
- Program for building voter machine in vhdl
New-Folder
- to learn about some vhdl coding
fsm.rar
- 标准三段式状态机的写法 里面给出了一段式、二段式和三段式的状态机写法，便于对比，适合初学者 ,the standard format of Verilog FSM
UTOPIA
- utopia接口模块VHDL源码,实现UTOPIA接口功能,可进行UTOPIA接口仿真-utopia interface module VHDL source code to achieve UTOPIA interface functions can be carried out UTOPIA Interface Simulation
pwmverilog
- pwm核verilog源码的相关资料，很好，很实用-pwm nuclear verilog source of relevant information, good, very practical
youname
- 用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！
dekoder
- decoder in vhdl - model struct
ps2
- FPGA的ps2鼠标键盘接口（NiosII组件），verilog语言编写-Ps2 mouse and keyboard interface to the FPGA (NiosII components), verilog language
chengxu
- 用PG12864LCD设计的指针式电子钟-PG12864LCD design with the pointer type electric clock
2
- (1)设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 (2)具有手动校时、校分的功能。 (3)闹钟功能，能在设定的时间发出提醒（绿色LED灯闪烁）。 (4)能进行整点报时。从59分50秒起，每隔2秒钟绿色LED灯闪一次，连续5次，达到整点时红色LED灯闪一次。 -(1) design a ' when' , ' points' , ' s' decimal digital display (hour timer