资源列表
TVFD_filter
- TVFD filter source code in VHDL TESTED
VerilogCode
- 本代码是在做verilog程序开发时，可以应用的一些小模块，直接应用可缩减开发的周期。-The verilog code to do the procedure in the development, can be applied to a number of small modules that can be directly applied to reduce the development cycle.
hello_world
- 欢迎大家使用该程序，是在FPGA下使用开发的。请大家使用。-Welcome to use the program is to use FPGA development. Please use the.
rx_decode
- 对串行接收数据进行解码的功能，通过状态机实现，属于链路层协议的实现。-Serial reception data decoding function, by state machine, belonging to implement link layer protocol.
juanji
- 采用vhdl语言编写的卷积编码（2.1.7），通过调试可直接下载使用-Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging
vhdl
- 本文件夹包含了四个代码分别为十进制，六进制，六十进制和交通灯控制器的vhdl源码实现-This folder contains the four codes are decimal, hex, decimal, and six traffic light controller vhdl source implementation
vhdl
- 时钟程序 用于FPGA开发板上 在LCD1602上显示时,分,秒,十分之一秒
PWM_VerilogHDL
- altera公司网站上的详细的PWM设计的Verilog hdl源程序，大多数都采用这个-altera company' s Web site the detailed design of the PWM source Verilog hdl, most have adopted this
serial_r
- 串口通信的接收代码，适合工程应用，也适合入门学习，个人调试无问题-Receive Code serial communication, for engineering applications, but also for learning portal, individual debug no problem
fir-filter
- 基于Verilogfir 滤波器，含低通、带通-a fir filter base on FPGA verilog software
miaobiao
- 一个简易的乐曲演奏电路,可自动演奏青花瓷片段，如需演奏其他的歌曲，可自行根据其音符频率进行修改-one easy music player.
alu
- 16位微处理器，能完成算数移位，逻辑移位，数字比较，逻辑运算等功能-16-bit microprocessor, to complete arithmetic shift, logical shift, numeric comparison, logical operations and other functions