CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3621.22 .23 .24 .25 .26 ... 4323 »
  1. PLD_two

    0下载:
  2. PLD实验B组第二次实验,LCD1602显示学号,verilog语言-PLD experimental group B second experiment, LCD1602 display student number, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.77mb
    • 提供者:xerxes
  1. VHDL_Programming_by_Example

    0下载:
  2. Copyright © 2002 by The McGraw-Hill Companies, Inc. All rights reserved. Manufactured in the United States of America. Except as permitted under the United States Copyright Act of 1976, no part of this publication may be reproduced or distribut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.78mb
    • 提供者:zhangyung
  1. VHDL-Programming-by-Example

    0下载:
  2. 一本介绍用VHDL写的一些关于FPGA的例程-McGraw Hill VHDL Programming by Example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1.78mb
    • 提供者:刘帅
  1. zhuangtaiji

    0下载:
  2. VHDL语言实现LED灯循环左移、右移,全亮全灭功能-VHDL language LED light is rotated to the left, right, full brightness all off
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1.78mb
    • 提供者:zzh
  1. dog_cat_mouse_river

    0下载:
  2. 用VHDL写的程序,模拟狗,猫,老鼠过河。规则是:狗不能跟猫单独呆在一起,老鼠跟猫不能单独在一起。-Program written in VHDL, simulated dog, cat, mouse to cross the river. The rule is: the dog can not be with the cat alone with rats and cats can not be alone together.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.78mb
    • 提供者:ksing
  1. S7_PS2_RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。 -The experimental realization of PS/2 interface and RS-232 interface, data transmission, PS/2 keyboard, press the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:成语
  1. digital_timer

    0下载:
  2. 能够使用4个按键,实现调时。一个选择,一个取消,一个加时间,一个减时间。-Four keys to use to achieve the transfer. A selection, a cancel an add time, a reduced time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.78mb
    • 提供者:lee
  1. cpu2

    0下载:
  2. 另一个简单的16位VHDL的CPU程序~~~包含简单的加减乘除移位等操作,适用于课程设计-Another simple VHDL' s CPU 16-bit program ~ ~ ~ contains simple calculation shift and other operations for course design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.78mb
    • 提供者:liuying
  1. wireless

    0下载:
  2. 无线通信模块FPGA实现。可以先来看看,共参考,大家分享。-FPGA realization of wireless communication module. Can first take a look at a total of reference to share with you.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:张宁
  1. shape

    0下载:
  2. 基于FPGA的成型滤波器的代码,里面内附激励文件,使用verilog编写-FPGA-based shaping filter code, which included incentives files using verilog write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.78mb
    • 提供者:刘先生
  1. counter

    0下载:
  2. 基于EP1C6Q240的计数器设置,简单易懂,调试通过-Counter EP1C6Q240 based settings, easy to understand, debug through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:
  1. quartusHand2Hand

    0下载:
  2. 使用Quartus进行Altera 公司的FPGA设计已经越来越流行,这个教程正是帮助需要的朋友迈入Quartus设计大门的钥匙。-FPGA design has become increasingly popular to use Quartus for Altera Corporation, this tutorial is to help a friend in need into the Quartus design door key.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:王红卫
« 1 2 ... .16 .17 .18 .19 .20 3621.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com