CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3621.22 .23 .24 .25 .26 ... 4323 »
  1. cd4000x

    0下载:
  2. CD4000 双3输入端或非门+单非门 TI   CD4001 四2输入端或非门 HIT/NSC/TI/GOL    双4输入端或非门 NSC   CD4006 18位串入/串出移位寄存器 NSC   CD4007 双互补对加反相器 NSC   CD4008 4位超前进位全加器 NSC   CD4009 六反相缓冲/变换器 NSC   CD4010 六同相缓冲/变换器 NSC   CD4011 四2输入端与非门 HIT/TI   CD4012 双4输入端与非门
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.31mb
    • 提供者:徐科峰
  1. 10010

    0下载:
  2. verilog实现序列10010检测-verilog to achieve detection of sequence 10010
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:532byte
    • 提供者:lzndcb
  1. CRC

    0下载:
  2. CRC 编码-CRC code. . . . . . . . . . . . . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:591byte
    • 提供者:lzndcb
  1. s

    0下载:
  2. 自动售饮料机-Beverage vending machine. . . . . . . . . . . . . . . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:631byte
    • 提供者:lzndcb
  1. quanjiaqi

    0下载:
  2. 4 级流水方式的8 位全加器-Way flow of 4 full adder 8. . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:605byte
    • 提供者:lzndcb
  1. ds18b20

    0下载:
  2. ds18b20的介绍及时序,以及对ds18b20进行温度读写的vhdl程序,在quartus环境下进行编译仿真-Introduction ds18b20 and timing, as well as read and write ds18b20 temperature vhdl procedure quartus compiled simulation environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:14.34kb
    • 提供者:dreamy
  1. 4

    0下载:
  2. VHDL 波形发生器VHDL程序与仿真-VHDL Waveform Generator and Simulation of VHDL procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.94kb
    • 提供者:佚名
  1. edaCourseware

    0下载:
  2. 本文件中包含有关EDA技术的相关知识,VHDL语言的基本结构和语法-include Courseware about eda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.04mb
    • 提供者:王宏
  1. Cymometer_of_four_decimal

    0下载:
  2. 四位十进制数字频率计: 测量范围:1Hz~10kHz; 显示时间不少于1S; 具有记忆显示的功能,即在测量过程中 刷新数据,等结束后才显示测量结果,给出待测信号的频率值,并保存到下一次测量结束。-Four decimal digital frequency meter: measuring range: 1Hz ~ 10kHz show that no less than 1S with memory function showed that the cour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.67kb
    • 提供者:
  1. Verilog

    0下载:
  2. FPGA 好的开发资料 里面有大量的例子 大家可以多学习学习-it is good information for FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:153.23kb
    • 提供者:王红勤
  1. ram_2561

    0下载:
  2. 这是我自己写的一个小小的VERILOG程序,关于创建一个256个数。-This is what I wrote it myself a little VERILOG procedures, on the creation of a 256 number.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:150.6kb
    • 提供者:许健
  1. jk_ff

    0下载:
  2. 这是我自己写的一个关于JK触发器的VERILOG 程序。-This is one I wrote it myself on the JK flip-flop process of VERILOG.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:232.29kb
    • 提供者:许健
« 1 2 ... .16 .17 .18 .19 .20 3621.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com