CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 3623.24 .25 .26 .27 .28 ... 4323 »
  1. vhdlrule

    0下载:
  2. 详细介绍vhdl编程,花了好大力气找到,很有用,适合初学者-Vhdl programming details, it took great efforts to find, very useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:177.9kb
    • 提供者:谭坤
  1. miaobiao

    0下载:
  2. 是电子手表的程序,基本上和市面上的电子表显示方式一样,XX:XX的格式-Procedures for electronic watches, and the market is basically the same manner as the electronic table shows, XX: XX format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:647byte
    • 提供者:小魏
  1. efcount

    0下载:
  2. 完整的等精度频率相位计,包含了项目文件、VHDL源代码、RTL电路图-Such as the complete phase of the frequency accuracy, including the project document, VHDL source code, RTL circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:357.9kb
    • 提供者:xiexuan
  1. count10

    0下载:
  2. 基于Quartus II的十进制加法计数器的项目设计,包含了项目文件和VHDL源代码-Quartus II based on the decimal adder counter the project design, including project documents and VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.34mb
    • 提供者:xiexuan
  1. fdiv

    0下载:
  2. 基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和VHDL源代码-NC-based prescaler Quartus II project design, implementation of the clock signal of arbitrary frequency band, including the project files and VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:179.43kb
    • 提供者:xiexuan
  1. f_cout

    0下载:
  2. 基于Quartus II的8位十六进制频率计的项目设计,包含了项目文件和VHDL源代码-Quartus II-based 8-bit hexadecimal frequency of project design, including project documents and VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:421.68kb
    • 提供者:xiexuan
  1. divideUnit

    0下载:
  2. a verilog programmed divide unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:214.24kb
    • 提供者:ash
  1. multilyUnit1

    0下载:
  2. a verilog programmed multiply unit algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:148.61kb
    • 提供者:ash
  1. multiplyUnit2

    0下载:
  2. verilog multiply algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.51kb
    • 提供者:ash
  1. PIC-Code

    0下载:
  2. the verilog code used to design a PIC uC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.89mb
    • 提供者:ash
  1. UpDownCounter

    0下载:
  2. an up down counter in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:406.42kb
    • 提供者:ash
  1. AlteraCycloneIIEP2C8

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.49mb
    • 提供者:吴勇
« 1 2 ... .18 .19 .20 .21 .22 3623.24 .25 .26 .27 .28 ... 4323 »
搜珍网 www.dssz.com