CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 3622.23 .24 .25 .26 .27 ... 4323 »
  1. SC

    0下载:
  2. 正弦信号发生器- SC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.78mb
    • 提供者:打下
  1. Quartus-II

    0下载:
  2. 关于使用Altera公司的Quartus II软件进行FPGA设计的基础教程,对于熟悉Quartus II的开发环境和设计流程有很好的帮助作用。-Essentials of FPGA design using the Quartus II software, Altera Corporation, familiar with the Quartus II development environment and the design process very helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.78mb
    • 提供者:王红卫
  1. programming_by_example

    0下载:
  2. Programming by example, fpga programming
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:1.78mb
    • 提供者:Sensei
  1. phone_charge

    1下载:
  2. 投币式手机充电仪(另一个版本) 分为时间显示和金额显示两部分 根据投入的金额显示两倍时间,可随时清零,确定后倒计时,结束后自动返回初始状态(Coin-operated mobile phone charger(Another version) It is divided into two parts: time display and amount display. According to the amount of input, it shows twice the time. It can
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-05-24
    • 文件大小:1.78mb
    • 提供者:ctrlwdza
  1. RS232_kw_final

    0下载:
  2. A code to develop a communication link for RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:Brian
  1. ioiki

    0下载:
  2. 33实验三十三:利用程序实现ADC_TLC549采样-In 33 experiments: Thirty-three using the program ADC_TLC549sampling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:钟安
  1. VHDL.Programming

    0下载:
  2. 这是这本书的第四个版本,现在这个版本不仅提供了VHDL语言的覆盖面,但设计方法的信息,以及。此版本将指导读者通过创建一个VHDL设计的过程中,模拟设计,综合设计,放置和布线设计,使用的重要模拟验证的最终结果,新的技术,称为全速调试,提供了极其快速设计验证。在这个版本的设计,例如已被更新-This is the fourth version of the book and this version now not only provides VHDL language coverage but d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:东方不败
  1. Altera-Lab-1

    0下载:
  2. Altera Lab 1 for DE1 - Manual and Solution
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.78mb
    • 提供者:Azkan
  1. Washer

    0下载:
  2. 基于VHDL代码的洗衣机,基于Altera的Quartus变异完成,可以烧制入FPGA-VHDL code based on the washing machine, based on Altera' s Quartus variation completed, can be fired into the FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.78mb
    • 提供者:Zhiheng Shen
  1. DDS_SOPC

    0下载:
  2. 介绍了一种基于DDS/ SOPC技术的谐波信号发生器的设计方案, 详细论述了DDS的 工作原理及SOPC的设计过程。在设计中将DDS模块和MCU模块集成到一个单片FPGA上, 使设计出的系统具有集成度高、灵活性好等优点。-This paper presents a design of harmonic signal generator based on DDS/SOPC technology, particularly discussed the principle of DDS a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:斯蒂芬
  1. qiangdaqi_new

    0下载:
  2. 这个是针对按键抢答的模块设计,但特点是主持人说开始抢答,一直到结束,都有声音的输出(有pcm的描述)-The this button Responder module design, but the host said began to answer in, until the end, have a sound output (pcm descr iption)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:1.78mb
    • 提供者:魏莆翀
  1. hdlc

    2下载:
  2. HDLC协议控制器,用FPGA实现的verilog源代码-HDLC protocol controller, implemented with FPGA verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.78mb
    • 提供者:杜征宇
« 1 2 ... .17 .18 .19 .20 .21 3622.23 .24 .25 .26 .27 ... 4323 »
搜珍网 www.dssz.com