CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 3623.24 .25 .26 .27 .28 ... 4323 »
  1. 8051core

    0下载:
  2. 8051的核源码(vhdl)编写,并已进行仿真-8051 nuclear source (vhdl) to prepare
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.14kb
    • 提供者:qaz
  1. Lcd

    0下载:
  2. VHDL资料 很不错的-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.14kb
    • 提供者:Swift
  1. ADCData

    0下载:
  2. ADC Interface to read into FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.14kb
    • 提供者:Sam
  1. des

    0下载:
  2. des的Verilog代码(已编译,可直接使用)-des Verilog code (compiled, and can be used directly)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.14kb
    • 提供者:shilei
  1. PWM

    0下载:
  2. done pwm control using vhdl ,you can look at it.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.14kb
    • 提供者:fff
  1. spi

    0下载:
  2. 一个vhdl开发的spi总线的控制程序,很有广泛性,可做参考-spi based on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.14kb
    • 提供者:coolxgz
  1. shift

    0下载:
  2. VHDL写的移位寄存器,可以应付老师的检查,能下载到板子上跑-Shift register can be written in VHDL the teacher checks payable can be downloaded to the board ran
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:2.14kb
    • 提供者:胡恒
  1. LED_bak

    0下载:
  2. LED流水灯,已经在xilinx开发板试验可行。-LED light water, has been in xilinx development board test is feasible.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.14kb
    • 提供者:郝锐敏
  1. ps2

    0下载:
  2. 这是采用了verilog 语言编写的ps2,也就是键盘和FPGA交互的端口协议,适用于virtex5-This is used ps2 verilog language, which is the keyboard port protocol and interactive FPGA for virtex5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.14kb
    • 提供者:梁卓君
  1. fec_encoder

    0下载:
  2. This module Implements the Forward Error Correction Encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.14kb
    • 提供者:ashwanth
  1. mult16

    1下载:
  2. 基于wallance树的16位乘法器,程序是用verilog写的,经测试好用,对初学者有很大的帮助-16-bit multiplier, based on wallance tree program is written with verilog test handy for beginners great help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:2.14kb
    • 提供者:天空
  1. doorlock.rar

    0下载:
  2. 门锁 状态机 verilog 适用于digilent NEXYS2开发板,doorlock state machine verilog applied to digilent NEXYS2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:2.14kb
    • 提供者:占建
« 1 2 ... .18 .19 .20 .21 .22 3623.24 .25 .26 .27 .28 ... 4323 »
搜珍网 www.dssz.com