CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .40 .41 .42 .43 .44 1345.46 .47 .48 .49 .50 ... 4323 »
  1. verilog_ps2

    0下载:
  2. verilog调通ps/2接口键盘,用键盘测试过,可以用。-ps/2 interface keyboard verilog tune pass the test can be used with the keyboard.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:4.28kb
    • 提供者:胡峰
  1. verilog_uart

    0下载:
  2. verilog实现串口的调试,用串口调试助手验证通过。-verilog serial debugging and validation by serial debugging assistant.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:4.65kb
    • 提供者:胡峰
  1. vga_char

    0下载:
  2. verilog实现vga接口,可以在显示器上显示一个字符,具体显示什么字符可以按自己喜好更改相应数据。-verilog vga interface, a character on the display, and specifically what characters can change the corresponding data according to their own preferences.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1.53kb
    • 提供者:胡峰
  1. UART-application

    0下载:
  2. uart核应用的各种介绍 让大家了解到一些基础的知识 总结的很全面 适合初学者-Uart nuclear application of various introduce let everybody understand to some basic knowledge of very comprehensive summary for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:678.79kb
    • 提供者:yuweiyang
  1. gas-test-cpld

    0下载:
  2. 瓦斯测试仪CPLD部分程序,采用图表式编程,功能包括I/O扩展、分频、通信等。-The gas tester CPLD part of the program charts programming features include I/O expansion, divider, communications, and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:165.69kb
    • 提供者:李光明
  1. halfadder

    0下载:
  2. this the vhdl code for half adder with rtl view and simulations-this is the vhdl code for half adder with rtl view and simulations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:17.83kb
    • 提供者:roby
  1. halfsubtracter

    0下载:
  2. this the vhdl code for half substractor gate with rtl view and simulations-this is the vhdl code for half substractor gate with rtl view and simulations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:15.54kb
    • 提供者:roby
  1. or

    0下载:
  2. this the vhdl code for or gate with rtl view and simulations-this is the vhdl code for or gate with rtl view and simulations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:15.41kb
    • 提供者:roby
  1. xor

    0下载:
  2. implementation of XOR gate in VHDL with rtl view and simulations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:22.62kb
    • 提供者:roby
  1. mux

    0下载:
  2. the code is for interfacing camera C3088 with avr microcontroller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:21.34kb
    • 提供者:roby
  1. AM30LV0064D_22203

    0下载:
  2. 介绍了FPGA对AM30LV0064D_22203 NAND FLASH的读写控制,在xilinx下运行通过
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:841.14kb
    • 提供者:yangxu
  1. sumador1Bit

    0下载:
  2. adder/receiver 4 bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:308.53kb
    • 提供者:leopass
« 1 2 ... .40 .41 .42 .43 .44 1345.46 .47 .48 .49 .50 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭