CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 230.31 .32 .33 .34 .35 ... 4323 »
  1. rtc.tar

    1下载:
  2. zynq rtc例程 测试好使的,非常好用,可供参考(zynq rtc program,have been verified)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:277.13kb
    • 提供者:shelihuang
  1. kcsj

    0下载:
  2. 利用Verilog层次化设计的多功能数字时钟,可以调时,设置闹钟,仿广播台整点报时(The use of Verilog hierarchical design of multi-functional digital clock, you can set the alarm clock, similar to the broadcast station, the whole point of time)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:934kb
    • 提供者:SEEC
  1. verilog hdl教程135例

    0下载:
  2. VERIOLOG 各个功能模块教程编写严谨。(VERIOLOG each function module tutorial, rigorous writing.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:166kb
    • 提供者:JIUJIUJIUGUA
  1. 测pwm波占空比

    1下载:
  2. 基于Verilog的接受pwm波并且测量pwm波占空比(Measuring the duty cycle of PWM wave)
  3. 所属分类:VHDL/FPGA/Verilog

  1. comparator

    0下载:
  2. COMPERATOR 2位比较器,含测试(COMPERATOR 2 bit comparator, including testbanch)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1kb
    • 提供者:sunyp24
  1. The Complete Verilog Book (Vivek Sagdeo)

    0下载:
  2. programming book verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:5.09mb
    • 提供者:mani1
  1. 小车

    0下载:
  2. 实现小车轨道寻迹,控制小车前进,后退等功能(Track car tracks, control the car forward, backward and other functions)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:852.44kb
    • 提供者:yg_sun
  1. shujuchuli

    0下载:
  2. FPGA处理AD转换数据,程序简单实用,带注释标注(FPGA processing AD conversion data, the program is simple and practical)
  3. 所属分类:VHDL/FPGA/Verilog

  1. design-IR-Verilog

    0下载:
  2. IR传感器使用Verilog语言编程,平台实在FPGA Cycle 4上实现(IR sensor using Verilog programming language, the platform is really FPGA Cycle 4 implementation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:9.6mb
    • 提供者:神通广大
  1. Design-VGA-Verilog

    0下载:
  2. FPGA VGA例程驱动程式,用Verilog语言来编写的。(FPGA VGA routines driver, written in Verilog language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:7.64mb
    • 提供者:神通广大
  1. FIFO

    1下载:
  2. 用verilog语言的实现FIFO存储器,以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:2kb
    • 提供者:ttian
  1. VHDLDIV

    0下载:
  2. 文档里面的程序是用VHDL编程的分频程序,是将12MHZ的频率分频为1HZ和1KHZ,当然,也可以修改成任意频率的分频程序。(Document inside the program is programmed with VHDL frequency division program, is the frequency of 12MHZ frequency is 1HZ and 1KHZ, of course, can also be modified to any frequency frequ
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:2.53kb
    • 提供者:wangtao74177
« 1 2 ... .25 .26 .27 .28 .29 230.31 .32 .33 .34 .35 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭