CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 2710.11 .12 .13 .14 .15 ... 4323 »
  1. ethernetMAC_specification

    0下载:
  2. 10M/100/以及1000M以外网MAC设计所需的详细说明书-10M/100/1000M outside the network and MAC design required detailed instructions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:183.6kb
    • 提供者:jinyongchen
  1. be59e2f1-3eb0-45bc-ac60-dcd988cd2604

    0下载:
  2. 很有用的fpga学习资料,初学者必备。可以从代码看起,对学习uart协议也很有帮助。-Fpga learning useful information, essential for beginners. Looks from the code, uart protocol is also helpful for learning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:6.67kb
    • 提供者:wujing
  1. 1270

    0下载:
  2. cpld外部带有很多设备,dsp需要对每个设备进行访问,这是对每个设备进行译码的程序-cpld with a lot of external devices, dsp need to visit each device, which is a decoding program for each device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.2kb
    • 提供者:dragonflyxu
  1. SRAM

    2下载:
  2. FPGA控制SRAM的VERILOG源码-The VERILOG source code control SRAM FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.16kb
    • 提供者:pan
  1. verilog_ams

    0下载:
  2. VERILOG ANALOG MIXED SIGNAL MODELING TUTORIAL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:150.8kb
    • 提供者:vijayaragavan
  1. dds

    0下载:
  2. 基于FPGA的DDS函数信号发生器代码DDS-may cause permanent damage to the device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.85kb
    • 提供者:曾华林
  1. vote

    0下载:
  2. 此程序是七人表决器,代码中运用了case和IF这两种语句,可凭个人自由选用!-This program is a vote of seven, code in use of the case and the two IF statements, present their selection of individual freedom!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:93.9kb
    • 提供者:美味男孩
  1. zhuantaiji

    0下载:
  2. 简单的状态机设计,功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能,有限状态机共提供8个状态(包括初始状态IDLE)。-Simple state machine design, function is to detect a 5-bit binary sequence " 10010." Taking into account the possibility of overlapping sequences, finite state machines prov
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:538byte
    • 提供者:cherry
  1. FPGA_test_frequency

    0下载:
  2. 基于FPGA的高精度测量频率的程序,里面有FIFO的子函数,代码完整-FPGA-based high-precision measurement of the frequency of the procedure, there are FIFO, Functions, code integrity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.1mb
    • 提供者:
  1. FPGA-verilog

    0下载:
  2. 用Verilog语言编写的一些简单的FPGA入门实验,用ALTERA DE2开发板和Quartus_II软件开发环境。包括:流水灯实验、数码管显示实验-With Verilog language preparation some simple introduction experiment, with FPGA ALTERA DE2 development board and Quartus_II software development environment. Include water l
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:10.02kb
    • 提供者:星光依旧
  1. manchester

    1下载:
  2. verilog 实现manchester编解码,最高速率5mhz-verilog manchester code to achieve the highest rate of 5mhz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.99kb
    • 提供者:王红星
  1. vhdlPowerPoint

    0下载:
  2. 系统介绍VHDL语言,对VHDL的学习非常有用,欢迎大家下载~-VHDL system descr iption language, VHDL is very useful to learn, are welcome to download ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.77mb
    • 提供者:wanglu
« 1 2 ... .05 .06 .07 .08 .09 2710.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com