CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 3008.09 .10 .11 .12 .13 ... 4323 »
  1. ise_test

    0下载:
  2. 基于spartan3e的xilinx FPGA的一种基本输入输出应用。-A simple application of I/O based on spartan3e of xilinx FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:217.52kb
    • 提供者:Liu Wei
  1. FP1

    0下载:
  2. verilog實現FPGA串流加密雛形 持續研究中 鏈波器 LFSP-verilog FPGA stream encryption to achieve sustained research prototype chain Filter LFSP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.01kb
    • 提供者:LKK12235
  1. bahe_matlab

    0下载:
  2. 本资源包括用VHDL实现拔河比赛的模拟的源文件,以及各种仿真波形及结果-The resources include tug of war with the VHDL simulation to achieve the source file, and a variety of simulated waveforms and results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:101.66kb
    • 提供者:赵晓辉
  1. ALU

    0下载:
  2. 实现加减乘除与或非和大小比较功能的ALU模块-Math and the non-realization of more functions and size of the module ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:681byte
    • 提供者:唐文博
  1. AD7705

    0下载:
  2. Verilog AD7705代码 对AD7705实时进行控制-Verilog AD7705 AD7705 real-time control code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:713.53kb
    • 提供者:yu
  1. 4bitcomp

    0下载:
  2. 4 bit comparator using VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:944.05kb
    • 提供者:Aaqib
  1. timer1

    0下载:
  2. 3 digit 7-segment display timer using VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:570.99kb
    • 提供者:Aaqib
  1. 8bitmultiplexer

    0下载:
  2. Simple eight bit multiplexer using VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:950.78kb
    • 提供者:Aaqib
  1. fsm

    0下载:
  2. Sequence detector "1100101101" using FSM(Finite State Machine) in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:392.4kb
    • 提供者:Aaqib
  1. DE2_LCM_CCD_inverse

    0下载:
  2. DE2版自带的CCD驱动,将图像存储于SDRAM中-DE2 version comes with the CCD driver in the image stored in SDRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.67mb
    • 提供者:李博霖
  1. fulladder

    0下载:
  2. Simple four bit full adder using concatenation in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.04mb
    • 提供者:Aaqib
  1. verilog

    0下载:
  2. This book provides a comprehensive introduction to the modern study of computer algorithms. It presents many algorithms and covers them in cons iderable depth, yet makes their design and analysis access ible to all levels of readers. We have trie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:112.27kb
    • 提供者:krish
« 1 2 ... .03 .04 .05 .06 .07 3008.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭