CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 3260.61 .62 .63 .64 .65 ... 4323 »
  1. FPGA_image

    1下载:
  2. fpga实现图像处理,JPEG标准下图象压缩,VHDL语言编程。-fpga implementation image processing, JPEG image compression under the standard, VHDL language programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:289.42kb
    • 提供者:xiangchuiyi
  1. verilogcode

    0下载:
  2. 包含了加法器、移位寄存器、时钟等Verilog源代码。-Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:34.56kb
    • 提供者:洪涛
  1. jiaotongdeng

    0下载:
  2. 简单交通灯的VHDL设计,可根据此设计更为复杂的程序-VHDL design of a simple traffic lights, according to this design is more complex procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.49kb
    • 提供者:胡习武
  1. state

    0下载:
  2. 这是SDRAM控制器的主状态机,里面包括了SDRAM的初始化程序以及最主要的状态机。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.89kb
    • 提供者:谢华东
  1. Visio-schemat_blokowy_niezawodno____

    0下载:
  2. ps2 keyboard verilog source code, to support the ascii code. scan code output, the expansion of key output, press and release the information output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:37.95kb
    • 提供者:Mat
  1. traffic

    0下载:
  2. 交通灯设计,功能包括:东西南北灯变化以及紧急情况时手动控制四个方向红灯全亮。之后返回中断状态继续。-Traffic light design and features include: East and West when the lights change, and an emergency manual control all four directions red light. And then returned to break the state to continue.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.21mb
    • 提供者:chenkan
  1. frequency_code

    0下载:
  2. 数字频率计 1 模块设计思想 2 学会信号分频 3 计数控制(为源代码文档 + 实验环境下的代码) -Digital frequency meter a modular design ideas 2 Institute of Signal Frequency Control of three counts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:211.69kb
    • 提供者:chenkan
  1. i2c-IPcore

    0下载:
  2. i2c的完整可用的Verilog代码,包含testbench.-i2c complete Verilog code is available, including the testbench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:558.68kb
    • 提供者:王宇
  1. secretlock

    0下载:
  2. 密 码 锁- s e cret lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:576.72kb
    • 提供者:pplover
  1. vhdl_program

    0下载:
  2. 一个完整的VHDL语言例子代码,实现了计数功能,只需要少了修改,便可以扩展为钟表功能。-A complete VHDL language example of code to achieve the counting function, only need to modify the less, it can be extended to clock function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:856.06kb
    • 提供者:goldenboy
  1. MovingAverageFilter

    1下载:
  2. This zip file contains the moving average filter code written in verilog HDL
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-27
    • 文件大小:1.1mb
    • 提供者:Jagan
  1. 8light

    0下载:
  2. 八灯控制--更多资料请登陆网站查询 欢迎大家到新势力论坛讨论交流 www.xinshili.net 新势力论坛 51单片机、AVR单片机、ARM嵌入式、工控自动化 资源来自网络,如有侵权行为,请联系告之,我们会马上更正.-8 light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:360.56kb
    • 提供者:lin
« 1 2 ... .55 .56 .57 .58 .59 3260.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭