CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 3652.53 .54 .55 .56 .57 ... 4323 »
  1. SD_Host_Model_513_02

    1下载:
  2. 可做SD的simulation model-SD can do the simulation model
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-06
    • 文件大小:3.65mb
    • 提供者:Arthur
  1. alaw

    0下载:
  2. 使用VHDL实现通信脉冲编码调制(PCM)中的a律转换,并实现串并、并串转换。-Use VHDL to achieve communication pulse code modulation (PCM) of a law conversion, and to achieve and string, and string conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5.08kb
    • 提供者:wl
  1. VerilogHDL

    0下载:
  2. 用于FPGA和CPLD编译的VerilogHDL书-For FPGA and CPLD book compiled VerilogHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.98mb
    • 提供者:*飞
  1. miaobiao

    0下载:
  2. 基于VHDL环境下的秒表设计源代码 很好用的-Environment based on VHDL design source code stopwatch good use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.36kb
    • 提供者:Jim
  1. SPI-Collect

    0下载:
  2. 一个spi串口 希望大家能用上 -Spi serial a hope that we can use on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.27mb
    • 提供者:hehe520
  1. uart2fli

    0下载:
  2. Modelsim FLI接口设计实例,适合学习Modelsim fli接口编程者学习。-Modelsim FLI interface design for learning Modelsim fli learn programming interface.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:89.9kb
    • 提供者:xxx
  1. EEPROM

    0下载:
  2. VHDL语言写的IIC实现EEPROM,很好的程序,已经用过,没有问题-Written in VHDL language IIC achieve EEPROM, good procedures are used, there is no problem
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1mb
    • 提供者:云川
  1. I2C

    0下载:
  2. FPGA I2C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:27.73kb
    • 提供者:xiaox
  1. ff

    1下载:
  2. QUARTUS II平台上的基于VHDL语言的电梯系统控制程序。-QUARTUS II platform based on the VHDL language elevator system control procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:253.19kb
    • 提供者:凌丽
  1. SSD2

    0下载:
  2. 在Xilinx7.1平台下编写,可以实现七段数码管的译码功能!-Xilinx7.1 platform in the preparation can be achieved and seventh of the decoding functions of digital tube!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:966byte
    • 提供者:梁晓炬
  1. ALU

    0下载:
  2. 在Xilinx7.1平台下编写的ALU代码,可以实现五位加法、减法、与、异或四种运算!-Xilinx7.1 platform in the preparation of the ALU code, can be achieved five adder, subtraction, and, four computing XOR!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.37kb
    • 提供者:梁晓炬
  1. SHIYAN5

    0下载:
  2. IO设备vhdl语言1234556778892341-IO equipment VHDL language 1234556778892341
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:477.7kb
    • 提供者:yuxiaoyun
« 1 2 ... .47 .48 .49 .50 .51 3652.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭