资源列表
DSP
- 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog HDL设计技术和方法，结合DSP算法介绍verilog HdL 设计。-From algorithm design to achieve hard-wired logic: complex digital logic system Verilog HDL design techniques and methods, combined with DSP algorithm design verilog HdL introduced.
Verilog_HDL
- Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法，语法。-Verilog HDL Programming Guide, to be designed as an integrated focus on simulation and simulation at the same time also made to describe further. Verilog HdL gave a comprehensive ac
100vhdlexample
- 100个关于VHDL的例子，比较适合初学者参考下。可以和自己平时写的比较比较。不要点数，大家都来免费下载哦-100 on the VHDL example, under the more appropriate reference for beginners. Can usually write their own comparison comparison. Do not point, we all come to a free download Oh
signalprocess_fft_VHDL
- 一篇用VHDL实现快速傅立叶变换的论文，包括原理分析和代码实现，印度圣雄甘地大学M.A.学院提供，同时包含使用手册，做FFT很好的-VHDL with a fast Fourier transform papers, including the principle of analysis and code, India Mahatma Gandhi Institute of the University of MA, at the same time contains the user manu
ref-sdr-sdram-verilog
- 标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下 -Standard SRD SDRAM controller reference design, altera provide Verilog code, with user manual, we try to exchange some
PicoBlaze_Embedded
- 通过验证的文件，附带测试文件，非常适合学习和使用-Authenticated documents, with the test document, very suitable for the learning and use of
VHDL_example
- VHDL语言的100个实例，供初学vhdl的人使用-VHDL language, 100 instances for the use of VHDL Beginners
VHDL_display
- VHDL实现的示波器-完整的文档和源代码，可在fpga实现-VHDL realization Oscilloscopes- Full documentation and source code, can achieve in the FPGA
SimpleBehavioralSRAMModel
- HC164用来驱动数码管以及LED指示灯，动态扫描数码管的是利用视觉暂留的特性进行显 示景物引起人的视觉印象，在景物消失后还能在视网膜上保持0。1秒的时间叫做视觉暂 留。可以将数据刷新速率可以为10Hz(0.1s)，同时我们需要对四位数据进行扫描，因此 数据刷新速率最低应该为10Hz×4。最高可以为50MHz(HC164可以工作在50－175MHz)。 根据实际情况我们可以定为 762.939453125 = 50MHz因此接口处led,seg_value,dot数据的变化速率最
top_hc164_driver
- 通过验证的计数器，附带测试文件，适合学习和使用-Authenticated counter, attached to the test document, suitable for the learning and use of
VHDLtraining
- 这是一个好的学习VHDL语言的工具，全动画演示-This is a good tool to learn VHDL language, all-animated demo
mp3_decoder
- 这是一个用VHDL语言编写的mp3编解码实现。-This is a use of VHDL language to achieve the mp3 codec.