CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 3674.75 .76 .77 .78 .79 ... 4323 »
  1. LED_Shine

    0下载:
  2. 基于EP2C8Q208C8N的LED 闪烁程序,对于入门FPGA有帮助-Based EP2C8Q208C8N the LED flashes procedures for entry FPGA helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:318.51kb
    • 提供者:王辉
  1. Pulse_Divider

    0下载:
  2. 基于EP2C8Q208C8N的LED 输出脉冲信号PWM程序,对于入门FPGA有帮助-Based EP2C8Q208C8N LED output pulse signal PWM program for entry-FPGA helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:336.47kb
    • 提供者:王辉
  1. 8_VGA

    0下载:
  2. 基于EP2C8Q208C8N的vga程序,对于入门FPGA有帮助-Based EP2C8Q208C8N the vga procedures for entry FPGA helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:429.92kb
    • 提供者:王辉
  1. 10_In3Out8

    0下载:
  2. 基于EP2C8Q208C8N的3入8出程序,对于入门FPGA有帮助-Based EP2C8Q208C8N 3 into eight programs, for the entry FPGA helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:322.4kb
    • 提供者:王辉
  1. 12_snake

    0下载:
  2. FPGA实现的贪吃蛇游戏和VGA显示,一个老工程师给的,很有价值-FPGA implementation Snake game and VGA display, an old engineer for the great value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.41mb
    • 提供者:王辉
  1. PLL

    0下载:
  2. FPGA实现的PLL程序,是一本书的例子程序,很有价值-PLL FPGA implementation procedures, is an example of a program book, great value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:32.86kb
    • 提供者:王辉
  1. verilogvga

    0下载:
  2. VGA接口实验,对于初学者帮助很大,通过这个实验能更好的理解VGA接口-VGA interface experiment, is very helpful for beginners, through the experiment to a better understanding of VGA interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.7mb
    • 提供者:李浩
  1. Verilog-HDL2

    0下载:
  2. verilog那些事,详细阐述了,关于如何学习verilog语言的,以及学习技巧。-Verilog those things, in detail, about how to learn verilog language, and learning skills
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.18mb
    • 提供者:李浩
  1. Verilog-HDL3

    0下载:
  2. VERILOG时序篇,简述了verilog设计过程中时序的相关知识。-VERILOG precursor, this paper expounds the relevant knowledge of VERILOG design process sequence.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.53mb
    • 提供者:李浩
  1. LCD1602

    0下载:
  2. 实现LCD控制之下六位时钟正确计数与显示-Realized under the control of six LCD clock display correctly count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:557.38kb
    • 提供者:wangxiao
  1. 8-bit-CPU

    0下载:
  2. This is a simple 8-bit CPU verilog source code,which includes user s guide.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.46mb
    • 提供者:Yan Tian
  1. CLA4

    0下载:
  2. Carry look a head adder Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:184.32kb
    • 提供者:bakka
« 1 2 ... .69 .70 .71 .72 .73 3674.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com