CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 3675.76 .77 .78 .79 .80 ... 4323 »
  1. Booth4b

    0下载:
  2. booth 4 bits programmed by verilog and simulated using ISE software and no implemented
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:388.89kb
    • 提供者:bakka
  1. cdkz

    0下载:
  2. 主要实现八个彩灯控制,八种花样变化,循环转换,四种不同频率。-control eight lights,change eight form
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.19mb
    • 提供者:wangxiao
  1. spi

    0下载:
  2. SPI的Verilog实现,好用的代码。-SPI Verilog implementation, good code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:648.62kb
    • 提供者:mxc
  1. crc

    0下载:
  2. 基于verilog的CRC算法-CRC algorithm based on verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:608byte
    • 提供者:mxc
  1. fsm

    0下载:
  2. 三段式状态机的典型写法,verilog实现-The three section type of typical state machine method, Verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.03kb
    • 提供者:mxc
  1. pipeline

    0下载:
  2. 简单的流水线的实现机制,基于verilog语言。-The pipelined implementation, based on Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1013byte
    • 提供者:mxc
  1. rom

    0下载:
  2. ROM模式的实现机制,基于verilog语言。-Implementation mechanism of ROM model, based on Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:869byte
    • 提供者:mxc
  1. FPGA-Read-or-Write-CF

    0下载:
  2. 利用ALTERA FPGA实现对CF的读写操作-Using ALTERA FPGA implementation of CF, speaking, reading and writing operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.47mb
    • 提供者:何俊
  1. VerilogPHDL

    0下载:
  2. Verilog及其VHDL相应的代码风格和各种实例,包括夏宇闻书中的全部源代码-code style of Verilog and vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:344.37kb
    • 提供者:姜思佳
  1. ps2key_test

    0下载:
  2. 基于fpga的ps/2键盘检码测试程序,可以对上下左右按键识别,并将结果显示在数码管上。-Fpga based on the ps/2 keyboard detection code testing procedures can identify up and down buttons, and the results are displayed on digital.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:220.04kb
    • 提供者:小雨
  1. button_test

    0下载:
  2. 基于FPGA的开发板按钮测试程序,按下显示结果在数码管,释放显示0在数码管。-FPGA-based development board test program button, press displays the results in digital tube display 0 in the digital release.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:120.92kb
    • 提供者:小雨
  1. counter60

    0下载:
  2. 基于FPGA的模60计数器,实现0-59计数,四个数码管后两个显示十位和个位,拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:575.1kb
    • 提供者:小雨
« 1 2 ... .70 .71 .72 .73 .74 3675.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com