CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 516.17 .18 .19 .20 .21 ... 4323 »
  1. shuanglu_DDS

    0下载:
  2. 双路DDS,能实现两路同频不同相的各种波形,并附有和STM32的接口程序-Dual DDS, can achieve two different phases of the same frequency of various waveforms, along with and STM32 interface program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:972.7kb
    • 提供者:崔扬
  1. adder_shifter_counter

    0下载:
  2. 用VHDL写的全加器,移位寄存器,和计数器,并有文档说明,非常详细。-Using VHDL write full adder, shift registers, and counters, and is documented in great detail.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:135.03kb
    • 提供者:殷超
  1. DDS_TEXT1_1.1

    0下载:
  2. dds用Verilog代码实现,很适合做信号处理的同学借用。-DDS with Verilog code, it is suitable for signal processing of the students to borrow.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.86mb
    • 提供者:肖志涛
  1. VHDL_signal

    0下载:
  2. 运用VHDL基于FPGA的信号控制,进行去抖动等操作,从而实现对功能的控制-VHDL signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.75mb
    • 提供者:YH
  1. VHDL_music

    0下载:
  2. 运用VHDL基于FPGA的music逻辑控制,运用状态机对音乐播放进行控制,实现音乐的切换,播放,暂停等功能。-VHDL music
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:4.9mb
    • 提供者:YH
  1. VHDL_clock

    0下载:
  2. 运用VHDL写的时钟控制程序,状态机,时钟分频,频率变换。-VHDL clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.61mb
    • 提供者:YH
  1. FPGA-Infrared-remote-control

    1下载:
  2. 基于FPGA的学习型红外遥控器设计,实现红外接收,红外发送,以及储存功能。-FPGA Infrared remote control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:13.79kb
    • 提供者:YH
  1. ex11

    0下载:
  2. 很好用的串口UART代码,可以自己配置速率-Serial UART code is very easy to use, you can configure their own speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.79mb
    • 提供者:hongxiao
  1. phase_shift

    0下载:
  2. cpld/fpga实现移相功能 d触发器 数据选择器 单片机接口-phase_shift using cpld/fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.9kb
    • 提供者:陈彭鑫
  1. freqency_meter

    0下载:
  2. 等精度原理数字频率计。cpld或fpga文件,和单片机.c文件。-digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.14kb
    • 提供者:陈彭鑫
  1. lift1

    0下载:
  2. 实现一个负二层到十八层电梯的控制,包括开关门,及开门的时间-Implement a negative second to the 18th floor elevator control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:214.16kb
    • 提供者:陈大莉
  1. phone

    0下载:
  2. 电话按键显示器,能够正确显示按键数字,数字能够从右向左移动,能够存储当前电话号码,具有重拨功能,删除,查询已拨号码等功能-Phone keypad display, capable of displaying the correct key figures, figures can move right to left, it is possible to store the current phone number, with a redial function, delete, query
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.08mb
    • 提供者:董君
« 1 2 ... .11 .12 .13 .14 .15 516.17 .18 .19 .20 .21 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭