CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 520.21 .22 .23 .24 .25 ... 4323 »
  1. at2402_iic

    0下载:
  2. FPGA通过IIC协议,与外部eeprom存储器at24c02进行数据存储,并取出数据显示的功能-The FPGA through the IIC agreement, at24c02 block with external eeprom memory for data storage, and remove the data display function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.07mb
    • 提供者:张鑫
  1. UART_proj

    0下载:
  2. 串口发送接受功能,上位机发送消息给FPGA,FPGA接收后将相同的消息发送至上位机。-A serial port to send in function, PC sends a message to the FPGA, FPGA after receiving the same message is sent first place machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.81mb
    • 提供者:张鑫
  1. DDS

    1下载:
  2. Verilog实现DDS线性调频,Verilog实现DDS线性调频-Verilog implementation of DDS linear FM,Verilog implementation of DDS linear FM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:910byte
    • 提供者:youyou
  1. dds

    0下载:
  2. 这是本人在学校做的一个DDS信号发生器,频率相位可调。输入时钟50Mhz-DDS phase frequency adjustable Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.32mb
    • 提供者:wen show
  1. mul

    0下载:
  2. vhdh code for modified multiplier in advanced mathematics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:379.5kb
    • 提供者:gkdon
  1. pinlv

    0下载:
  2. 基于VHDL语言编写的EDA程序,用数码管显示,频率大小。数字精确到0.1 -Based on EDA VHDL language program, with a digital display, frequency size. Digital precision to 0.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.79mb
    • 提供者:齐天力
  1. X16

    0下载:
  2. 基于VHDL语言编写的EDA程序,可显示“北华航天”四个字,也可尽享扫平,也可手动调结。-Based on EDA VHDL language program, you can display North China Aerospace words, but also enjoy the swinger, it can also be manually adjusted knot.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.27mb
    • 提供者:齐天力
  1. szz

    0下载:
  2. 基于VHDL语言编写的EDA程序,可试小时分秒的自动进位,也可手动调时。-Based on Automatic carry EDA VHDL language program, you can try hour, minute and second, you can manually adjust the time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.3mb
    • 提供者:齐天力
  1. w1

    0下载:
  2. 基于VHDL语言编写的EDA程序,可试验大月小月,润年平年的自行进位,也可手动调时。-Based on EDA VHDL language program, you can test large Satsuki month, leap year self-carry average year, you can manually adjust the time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:齐天力
  1. ren_tian_tang

    0下载:
  2. 详细介绍了通过FPGA实现经典的任天堂游戏,有详细的代码跟注释-Details of the realization of the classic Nintendo game by FPGA, a detailed code with comments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.98mb
    • 提供者:王兵兵
  1. DE2_115_IR

    0下载:
  2. 红外无线发送接收的功能和介绍,包括英文注释,还有仿真,引脚绑定-Infrared wireless transmission and reception functions and presentation, including comments in English, as well as simulation, pin bindings
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.67mb
    • 提供者:王兵兵
  1. VGA

    0下载:
  2. VGA驱动源码,Verilog HDL代码,50Hz-VGA driver source code, HDL Verilog code, 50Hz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:金英
« 1 2 ... .15 .16 .17 .18 .19 520.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭