CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 560.61 .62 .63 .64 .65 ... 4323 »
  1. ad9362_spi_cntl

    0下载:
  2. Analog Device RFIC AD9362 SPI Interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.46kb
    • 提供者:taewon
  1. ltc2145_spi_ctrl

    0下载:
  2. Linear Technology ADC ltc2145 SPI Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.56kb
    • 提供者:taewon
  1. cdce72010_spi_ctrl

    0下载:
  2. TI PLL cdce72010 SPI Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.72kb
    • 提供者:taewon
  1. ad9788_spi_ctrl

    0下载:
  2. spi driver: Analog Device DAC ad9788 SPI Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.74kb
    • 提供者:taewon
  1. microprocesseur

    0下载:
  2. simple microcontrolleur a 4 instruction et 3 types d adressage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:36.67kb
    • 提供者:salmene
  1. WorkOneBetaC

    0下载:
  2. 低频数字相位测量仪 Verilog源代码 经过实测可用 信号频率20Hz-20KHz,步进20Hz 幅值0-5V,步进40mV。-Verilog code Through the measured signal frequency available 20 hz- 20 KHZ, step 20 hz Amplitude 0 to 5 v, stepping 40 mv.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.46mb
    • 提供者:张非
  1. dh22

    0下载:
  2. 這是一個非常失敗的dh22的verilog程式,用到算你雖,爽! -dh22 verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:757byte
    • 提供者:changxing
  1. CLOCK

    0下载:
  2. 有關時鐘的兩個程式,一個是好改的時鐘,一個是可重新計時的Counter-frequency eliminator and counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:713byte
    • 提供者:changxing
  1. uart2spi_latest.tar

    0下载:
  2. UART转SPI IP核,测试可用,包括测试文件,Modelsim环境-UART to SPI IP core test available, including test papers, Modelsim environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.25mb
    • 提供者:C
  1. 285driver

    0下载:
  2. CCD 传感器驱动时序硬件语言。 该程序为Sony的ICX 285芯片的驱动时序,外围硬件采用Sony推荐的驱动芯片-CCD sensor driver hardware language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.56mb
    • 提供者:ljm
  1. eight_led

    0下载:
  2. 用于毕业设计,可以作为一个好的末班.绝对是我有所致- A GOOD PROJECT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:360.48kb
    • 提供者:王志超
  1. code

    0下载:
  2. 本源码是基于VHDL语言环境下的基础实验源码,共分七个部分。分别是:序列检测器、数字密码锁、四位有符号数除法、同步FIFO、DPLL的设计以及Cordic 算法实现。对于VHDL的初学者具有极大的参考价值。-The source is based on experimental basis source VHDL language environment, it is divided into seven sections. They are: the sequence detector, di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:19.95kb
    • 提供者:朱召宇
« 1 2 ... .55 .56 .57 .58 .59 560.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭