资源列表
GD1t0BvM0fqW4J1ryj1h6gp3dp3d
- this the good program for math-this is the good program for math
bist
- this the good program for math-this is the good program for math
DIVIDER
- 大家好，我是复旦大学的研究生。本资源是一个基于VHDL语言的M位除以N位的除法器。其中M/N ，商M位，余数是N位的。以Moim设计验证和验证。压缩包里有除法器的源文件和testbench。可加入工程，直接测试。鄙人测试都是无错误的。愿尊驾下载后，积极评价，以便于相互交流，学习。O(∩_∩)O谢谢.2015年5月7日于芬兰，图尔库。-Hello everyone, I am a graduate student at Fudan University. This resource is base
mips
- 一个单周期流水CPU的实现，其中mips4.vhd是顶层文件-A single cycle CPU
udp_ip_stack_latest.tar
- 用FPGA实现UDP/IP协议传输，有很多版本，可以参考参考-FPGA implementation using UDP/IP protocol to transfer
DDS
- DDS的FPGA实现(VHDL),只可调频，调幅可于外部DA实现。(内附三角波、正弦波、方波的rom调用)-DDS on FPGA (VHDL), only FM, AM can be implemented in an external DA. (With triangular wave, sine wave, square wave rom call)
LCD12864
- FPGA实现LCD12864驱动器(内嵌函数信号发生器所需状态机)，并行数据传输，VHDL实现。-FPGA realization LCD12864 drive (embedded function generator required state machine), parallel data transmission, VHDL implementation.
clock
- 基于FPGA的数字时钟设计,本人试过，能用。-FPGA clock
LCD1602
- FPGA 1602显示，本人测试过，能用，希望您试试。-FPGA 1602
DE2_115_Default
- DE2-115 出厂时写有默认的配置数据，用于演示开发板的一些基本特征。下面给出了默认配 置的存放位置，和执行默认配置需要准备的工作。
DE2_115_TV
- 这个设计范例使用 DE2-115 上的 VGA 输出、音频编解码芯片以及 TV 解码芯片（ U6）播放 来自 DVD 播放器输出的视频和音频信号。 图 6-1 给出了设计的原理框图。系统主要由两个 模块组成，它们是 I2C_AV_Config 以及 TV_to_VGA 模块。 TV_to_VGA 模块由 ITU-R 656 解 码器， SDRAM 帧缓冲器， YUV422 转 YUV444， YcrCb 转 RGB 以及 VGA 控制器组成。 从 图中还可以看出，设计使用了 TV
ADC_TLC549
- 基于Verilog语言编写的TLC549驱动，驱动数码管-Based Verilog language TLC549 drive, drive digital control