资源列表
two_ADF4350_vhdl_code
- 该程序实现：控制两个ADF4350的VHDL程序；多个选通信号的编码。-The realization of the program control: two ADF4350 VHDL program a plurality of gate signal coding.
81245password
- 八位密码锁的控制电路，当从拨码开关输入的八位二进制数与密码（预置八位二进制数）相等时，输出开锁信号以驱动执行机构工作，用红灯亮、绿灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁。-Eight locks control circuit, when the DIP switch input eight binary number and password (preset bit binary number) are equal, the output signal to unlock the wor
fpga_pid
- 在FPGA内使用PID算法反馈控制小车速度和方向，四电机独立-PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors
FIR-VHDL
- 15阶FIR滤波器的设计VHDL代码 ，包括顶层模块及各模块的VHDL设计代码-15 order FIR filter design VHDL code, including the top-level module and each module VHDL design code
key_led
- led灯按键控制 VerilogHDL 始于FPGA入门学习-led control VerilogHDL
lcd12864
- lcd12864液晶显示 Verilog语言-lcd12864 VerilogHDL
RSIC_CPU
- 指令寄存器在clk上升沿把数据总线送来的指令高八位或第八为寄存器中-instruction register and it s textbench
DATA_Pilot_Insert
- 无线通信系统导频插入模块。ISE完整工程。 -Pilot insert module for wireless telecom system.ISE full project.
short_training
- 无线通信系统短训练序列生成模块。ISE完整工程。-Short training module for wireless telecom system.ISE full project.
long_training_ise10migration
- 无线通信系统长训练序列生成模块。ISE完整工程。 -Long training module for wireless telecom system.ISE full project.
FPGA32JFIR
- 基于FPGA的FIR滤波，希望对其它人有用-FPGA-based FIR filter, hope useful for other people! ! ! !
Rectangular-wave-generator
- 采用直接数字频率合成(DDS)技术原理设计，由按键设置输出频率，数码管低5位显示输出频率值；按键设置输出信号占空比，数码管高两位显示输出信号占空比，占空比类型为固定为7种：8:1、4:1、2:1、1:1、1:2、1:4、1:8、，对应显示为：8.1、4.1、2.1、1.1、1.2、1.4、1.8。-Direct digital frequency synthesis (DDS) technology design principles, the output frequency is set b