CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 565.66 .67 .68 .69 .70 ... 4323 »
  1. XC95288-optical-cable-host

    0下载:
  2. 本程序是基于Xilinx的CPLD95288芯片开发的光线通讯,AD7656AD采集功能的主机程序。-This procedure is a host-based communications program light of CPLD95288 Xilinx chip development, AD7656AD capture capability.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.67kb
    • 提供者:杜含宇
  1. K7_1M

    1下载:
  2. 用Verilog语言实现的以太网驱程,可最多实现8个以太网,外加PHY后,可实现ping操作-Ethernet drive-by Verilog language can achieve up to eight Ethernet, plus after PHY, can achieve a ping
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.73mb
    • 提供者:罗军
  1. lishi

    0下载:
  2. 指示灯闪烁,数码管进行千计数,可供初学者学习-Flashing lights, digital tube counting 1000, for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:673.12kb
    • 提供者:陈元
  1. kairukaichu

    0下载:
  2. 电力系统保护装置中使用的开入开出程序,只需要修改地址便可以跟DSP等配合使用。-The use of open power system protection device in a program, only need to modify the address can be used with DSP together.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:152.43kb
    • 提供者:wangfei
  1. AD9910

    3下载:
  2. 基于AD9910的Verilog程序,实现QPSK调制,只要再加少量代码就可实现8PSK调制-Based on Verilog AD9910 procedure, realization of QPSK modulation, just add a small amount of code can achieve 8PSK modulation
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:5.43kb
    • 提供者:
  1. 4

    0下载:
  2. 数控分频器设计。包括偶数分频,和奇数分频。- NC divider design. It includes an even divide, and odd division.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:314.26kb
    • 提供者:谢英才
  1. DDSIP

    0下载:
  2. 该程序实现了正弦函数与余弦函数数据的产生,可作为其他模块的输入信号(可以直接调用)-The program implements a sinusoidal function and cosine function data can be used as an input signal to other modules (direct call)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.14mb
    • 提供者:于子轩
  1. chenxu

    0下载:
  2. 序列检测其设计,检测11100110。并通过七段显示译码器显示。- Sequence Detection its design, testing 11100110.And through the seven-segment display decoder display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:884byte
    • 提供者:谢英才
  1. my_clock01

    0下载:
  2. 用VHDL语言实现电子钟功能,用不同模块按时分秒显示-To achieve the electronic clock function with VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:7.65kb
    • 提供者:赵海兵
  1. booth_mux4

    0下载:
  2. 基于verilog的4位booth算法编写-Written on verilog of 4 booth algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.88kb
    • 提供者:pilanjian
  1. uart_tx

    0下载:
  2. 用Verilog实现通过上位机向串口发送多帧数据,并具有抗噪功能-Implementation serial port receive more frame data by software use Verilog, and has the function of the resist noise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:25.53kb
    • 提供者:熊少
  1. three_ADF4350_verilog_code

    1下载:
  2. 该verilog代码实现对三个ADF4350的控制,并附带一个测试程序。-The Verilog code to achieve control of the three ADF4350, with a test program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.24kb
    • 提供者:王乔
« 1 2 ... .60 .61 .62 .63 .64 565.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com