文件名称:vga_timing_gen
-
所属分类：
- 标签属性：
- 上传时间：2013-11-16
-
文件大小：3.66kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
verilog文件 实现VGA时序驱动，产生vsync和hsync信号。附有自检测程序。-Verilog file to achieve VGA timing-driven, resulting in VSYNC and HSYNC signals. With self-testing procedures.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
tb_video_timing_gen.v
test_chk_dist.v
test_chk_if_val_occ_insim.v
test_chk_pls_wd.v
video_timing_gen.v
test_chk_dist.v
test_chk_if_val_occ_insim.v
test_chk_pls_wd.v
video_timing_gen.v
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。