搜索资源列表
dds_fpga
- DDS在现在运用月来越广泛，在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-re
SIN_fashengqi
- 2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（
DDS_generator
- DDS锯齿波发生器： 开发平台：maxplus＋FPGA 功能： 输出X路扫屏锯齿波。频率可用键盘精确控制，设置多个挡位；可水平移动波形；-DDS sawtooth generator : Development Platform : maxplus + FPGA functions : So output X Lu Ping Sawtooth. Keyboard can be used precision frequency control, multiple gear; Mobile
jcyf
- 本系统参照片上系统的设计架构、采用FPGA与SPCE061A相结合的方法，以SPCE061A单片机为进程控制和任务调度核心；FPGA做为外围扩展，内部自建系统总线，地址译码采用全译码方式。FPGA内部建有DDS控制器，单片机通过系统总线向规定的存储单元中送入正弦表；然后DDS控制器以设定的频率，自动循环扫描，生成高精度，高稳定的5Hz基准测量信号。
dds_good
- 采用DDS技术的波形发生器，FPGA实现。
Verilog
- DDS，FPGA产生，用verilog语言实现
66666
- 用FPGA 来设计的dds的信号发生器的全部内容都在里面，
四相载波发生器
- 本代码采用Altera公司的FPGA为主控芯片，以开发软件QuartusⅡ为工具，采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。还完成了输入为14MHz，输出为70MHz的四相序方波载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。
hanshuxinhaogai.rar
- 用FPGA做的DDS函数信号发生器，希望大家喜欢,FPGA to do with the DDS Function Generator, I hope everyone likes
DDSCHU
- 应用硬件描述语言VHDL实现DDS（数字式频率合成器），可以直接应用，下载过到FPGA中，实现过。-Application of Hardware Descr iption Language VHDL realization of DDS (digital frequency synthesizer), can be applied directly, downloaded into the FPGA, achieving over.
d_e_g_dds
- 基于Verilog HDL的迟早门码元同步方案中的DDS程序，已经仿真通过，可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in the FPGA development board. F
DDS
- 基于FPGA的任意波形信号发生器,可实现频率、幅度、相位的调节，输出方波、正弦波、锯齿波-Arbitrary waveform generator based on FPGA
src
- 使用FPGA+DAC产生DDS，可变频率(user FPGA and DAC generate DDS)
cordic
- 使用verlog语音实现cordic 算法，在DE2 115平台上已验证。(Implementation cordic algorithm)
dds6_ise12migration
- 以DE2为开发平台，采用Veriolg语言编程，实现了DDS信号输出，频率，步进，波形输出均可调，采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性，可以满足一定的工程需求。(With DE2 as the development platform and Veriolg language programming, the DDS signal output, frequency, step and waveform output can be adjusted. The corre
步进电机S曲线算法
- 实现步进电机S曲线的算法。可用C语言实现，算法用C实现，然后数据可以通过FPGA用DDS处理，输出任意频率和脉冲个数。(Algorithm for realizing S curve of stepping motor. C language can be implemented, the algorithm is implemented with C, and then data can be processed by FPGA using DDS, output arbitrary freq
signal
- 简易频谱仪 256位 采用了直接数字频率合成技术(DDS)和计算机控制技术，选择美国Analog Devices公司的高度集成DDS芯片AD9851和AT89S52单片机作为控制器件，设计了一种基于DDS的程控信号发生器。用C语言进行了软件应用设计。实验结果表明，该信号发生器能较好地产生较高稳定度的激励信号，具有较高的实用价值。(Simple spectrum meter 256 bit)
SIN
- 基于fpga实现信号发生器，本设计采用方法为基于dds原理产生正线波信号输出。(DDS wave signal output line.)
DDS1
- 该文件是dds工程，用的是单片机和FPGA开发板组合实现对存储在FPGA中rom里面的波形数据的，调频率（调频范围是1-1MHz），波形在示波器上显示，单片机实现控制字的发送及控制频率，FPGA实现控制字的接收和存储波形数据,输出波形(The file is a DDS project. It is a combination of single chip microcomputer and FPGA development board to realize the amplitude mod
FSK调制的FPGA实现
- 使用DDS核实现cpfsk的VHDL设计，采样频率fs为32Rb