搜索资源列表
i2c总线的vhdl实现和vxworks的文件系统.rar
- i2c总线的vhdl实现和vxworks的文件系统
ref-ddr-sdram-vhdl
- 用VHDL编写DDR SDRAM Controller的源代码- Compiles DDR SDRAM Controller with VHDL the source code
VHDL学习手册
- VHDL学习手册-VHDL study manual
ref-sdr-sdram-vhdl
- DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
VHDL语言100例详解
- VHDL语言100例详细说明并配有详细解释(The VHDL language is detailed and explained in detail in 100 cases)
VHDL控制LCD程序与仿真
- VHDL控制LCD程序与仿真加入详细说明和解释(VHDL control LCD program and simulation add detailed explanation and explanation)
VHDL控制LED程序与仿真
- VHDL控制LED程序与仿真加上详细说明与解释(VHDL controls the LED program and simulation with detailed explanation and explanation)
Serial to parallel vhdl
- SERIAL TO PARALLEL VHDL CODE
vhdl按键检测
- 基于vhdl的按键检测程序。可以有效消除抖动(vhdl key dectect program)
3-8译码器VHDL描述
- 在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4；利用XIlinX编程，使用VHDL语言来描述组合逻辑器件3-8译码器(In the FPGA:Spartan-3E development board series, XC3S500E, FGT320, -4 package: speed; the use of XIlinX programming, using VHDL language to describe the combination
按键去抖电路VHDL描述
- 在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4，利用Xilinx ISE软件，利用VHDL软件编写按键去抖电路，包含实验说明以及代码实现VHDL.doc文件,UCF管脚绑定文件(In the FPGA:Spartan-3E development board series, XC3S500E, package: FGT320, speed -4, using Xilinx ISE software, write the debounce cir
VHDL简易电子琴设计(1).doc
- 这是一个简单的基于vhdl的电子琴，有自动播放和使用按键来制作不同的音色。(The design of a simple electronic organ based on VHDL, with the automatic playing and the use of keystrokes to make different tones)
数字跑表VHDL
- 基于VHDL 实现1小时的数字跑表，包含计数器、数据存储等部分(VHDL realization of digital stopwatch based on 1 hours, including counter, data storage etc.)
adv7123测试程序-vhdl
- 基于adv7123芯片的彩条测试程序，vhdl语言编写，下载即用。(Color test program based on adv7123 chip)
vhdl
- 用VHDL语言实现CD4527（BCD比例乘法器）仿真(The simulation of CD4527(BCD proportional multiplier))
LED控制VHDL程序与仿真
- LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序。
Profibus DP - VHDL BUS Model
- Profibus DP VHDL总线模型设计,包含主站和从站VHDL设计代码和测试代码
基于VHDL实现单精度浮点数的加-减法运算
- vhdl 加法器和减法器 希望对VHDL的同学有参考作用(VHDL adder and function as relative reference)
15阶m序列VHDL
- 高阶m序列，VHDL语言在ISE平台完成，生成多项式f(x)=x15+x+1
2FSK调制解调的FPGA实现（VHDL）
- 2FSK调制解调的FPGA设计，基于XINLINX的ISE平台开发，采用VHDL语言设计，有设计文档，欢迎学习借鉴(The FPGA design of 2FSK modulation and demodulation, based on the ISE platform of xinlinx, is designed with VHDL language, with design documents, welcome to learn)