搜索资源列表
matlab
- 仿真程序：首先需要用一个随机发生器产生（0.1）内的均匀随机数，然后再将该序列映射到对应的幅度电平｛Am｝。然后将这个范围再分成4个相等的区间，这些子区间分别对应于4个信号比特的符号00，01，10，11。检测器观察到r=Am+n，并且计算r和4种可能传输的信号幅度之间的距离，它的输出Bm就是相应于最小距离的信号电平。Bm与真正的的传输信号幅度比较，差错计数器用来对检测器产生的差错计数。-Simulation program: first need to use a random genera
8wxlhjcq
- 8位序列号检测器，完美诠释序列号的输入监测-8-bit serial number detectors, the perfect interpretation of the serial number of the input monitoring
Program
- 用VHDL状态机设计一个8位序列信号检测器。-Design a state machine in VHDL 8-bit serial signal detector.
VHDL
- 1、根据设计要求，完成对序列信号检测器的设计。 2、进一步加强对QuartusⅡ的应用和对VHDL语言的使用。-1, according to design requirements, to complete the sequence of the signal detector design. 2, to further strengthen the Quartus Ⅱ applications and the use of the VHDL language.
sequential-detactor
- 本次例程包括七阶伪随机序列发生器、序列码检测器，奇偶校验器、CRC（循环冗余）校验器，并附有FPGA的代码和仿真。-The routines including seven order pseudo-random sequence generator, sequence yards detector, parity validator, CRC (cyclic redundancy) validator, and with FPGA code and simulation.
EDA1
- 用VHDL编程实现序列信号发生器与检测器设计和数字钟设计-VHDL programming sequence signal generator and detector design and the design of the digital clock
check
- 这是一个检测器，功能是可以检测输入信号里面“1111”序列的vhdl程序。-This is a detector, the function is the sequence of " 1111" of the input signal which can be detected vhdl procedures.
EDAexp4
- FPGA环境下，用VHDL语言实现序列脉冲器和检测器。-FPGA environment, the use of the VHDL sequence of pulses and detector.
xuliefashengqi
- 序列发生器和检测器的verilog代码编写。-Sequence generator and sequence detector realization with verilog
VHDL-to-design-detector
- 用VHDL语言设计一个序列“111010”的检测器和该序列的发生器-VHDL language " 111010" to design a sequence detector and the sequence generator
MMSE
- MMSE检测器matlab仿真，代码工作流程为：发送序列->调制->扩频->AWGN->解调->解扩->MMSE检测器-MMSE detector matlab simulation
BKM
- 设计一个11位巴克码序列峰值检测器，巴克码序列为11’b 11100010010。要求 能够检测巴克码序列峰值； 在存在1bits错误情况下，能够检测巴克码序列峰值。 写出测试仿真程序-Design of a 11 Barker code sequence peak detector, Barker code sequence 11 b 11100010010. Claim Barker code sequence can be detected peak 1bits in
detector
- 使用VHDL语言编写的用于检测某一序列的检测器-VHDL detector
lpc_vocoder_rev2
- 这个MATLAB构建一个锻炼LPC声码器,即,执行LPC分析和合成语音文件,导致合成语音近似原始的演讲。LPC分析使用一个标准的自相关分析来确定LPC系数的设置,一帧一帧的基础上,以及框架获得。一个独立的分析方法(cepstral螺距内检测器)把每一帧的言论是要么表示演讲(时间由cepstral峰值的位置在指定范围的音调时期)或无声的言论(模拟随机噪声帧)0帧基音周期的样本。独立的分析提供了一个两国并存的激发函数LPC合成处理的一部分,包括一系列的脉冲(表示帧期间)和/或噪声序列(在无声的帧)。
SEQ_DETECTOR
- 这是一个四位串行数据检测器，一共有三种模式可以选择：递增（检测连续四位递增序列），递减（检测连续四位递减序列）和不变（检测连续四位不变序列）。整个设计采用同步时钟，异步复位，用米利状态机，并配置好了仿真环境和仿真文件。(This is a four bit sequence detector, including three modes that can be selected: increment mode (detecting four consistency increment data)
verilog状态机
- 采用Verilog语言设计一个序列信号发生器和一个序列信号检测器，二者都以状态机模式实现。序列信号发生器输出8位宽度的序列信号“10110110”，通过数码管显示出来；序列信号发生器的输出接入序列信号检测器，检测器检测当前的输入信号，若出现目标序列信号则通过蜂鸣器输出一个声响，表示检测到有效的目标信号。(A sequence signal generator and a sequence signal detector are designed using Verilog language, b