搜索资源列表
uart766
- ---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 down
SC-DSC
- 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱线频率变低，产生的非线性分量落入相邻信 道之外，因此干扰
ShiftLiner
- 该程序用于实现密码学中的线性反馈移位寄存器的模拟，本程序以5级为例，并可以判断输出数列的周期
SPI 总线协议
- SPI 是一个环形总线结构，由ss（cs）、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck 的控制下，两个双 向移位寄存器进行数据交换。 假设下面的8 位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi 上的电平将所存到 寄存器中去，那么这时寄存器=0101010sdi，这样在8 个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完 成里一
Afixed-pointbasecomplementdivider
- 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
mretrn
- 实现m序列的输入输出转化，移位寄存器在通信方面的运用
dianzhen_led
- 里面是一个16×16的点阵汉字显示，主要利用了单片机与移位寄存器的芯片做的一个小控制
shift8
- 8 位移位寄存器 VHDL程序 VHDL程序 VHDL程序
kg
- 流密码算法的实现,通过用线性移位寄存器设计密钥流产生器，然后用该密钥对美国《独立宣言》这段英文进行加密
d
- 桶型移位寄存器 用于多种场合 可放心下载
code
- 现行反馈移位寄存器算法.通过这个算法可以生成一些线性移位寄存器的输出序列
m_sequence
- matlab生成m序列的函数 原来那个效率太低，主要是因为实际应用并不需要生成太长的m序列，加入了需求长度，能有效减少运行时间。25级的移位寄存器，运行了一个小时都没有出来一周期，我仅仅需要三千bit而已。改进版：
encoder
- VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。
cx
- 利用Matlab编写求取4级移位寄存器的M序列 设初始序列为:1 1 1 1 通过一个四级的移位寄存器,其中在第三级有负反馈(一个模二加法),即将序列的第三位和第四位相加(如序列1 1 1 1经移位寄存器第一次移位后为0 1 1 1)的值再赋到第一位. 序列的周期为16.
0000
- 8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART），与串行传送信息的外 部设备相连接，或用于通过标准异步通讯协议进行全双工的8051 多机系统也可以通过同步方式，使用TTL 或CMOS 移位寄存器来扩充I/O 口。
rs232
- 8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART），与串行传送信息的外 部设备相连接，或用于通过标准异步通讯协议进行全双工的8051 多机系统也可以通过同步方式，使用TTL 或CMOS 移位寄存器来扩充I/O 口。
shift
- 移位寄存器,异步清零,异步置数,左移右移可控,具有循环移位功能
simulate
- 循环冗余校验CRC (Cyclic Redundancy Check)码是由分组线性码的分支而来，其主要应用是二元码字。编码简单且误判概率很低，在通信系统中得到了广泛的应用。循环冗余校验码是属于分组码中的一类重要的线性码，它不仅在理论上具有很好的代数结构，而且其编码和译码可以通过线性移位寄存器很容易地实现。 通过对CRC的分析和基于MATLAB工具的仿真，充分证明了CRC的检错能力很强，编码简单。
Serial_CRC
- CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
m_series
- 用移位寄存器产生M序列的MATLAB软件实现