CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .74 .75 .76 .77 .78 27379.80 .81 .82 .83 .84 ... 199244 »
  1. CRC

    0下载:
  2. CRC32:polynomial: (0 1 2 4 5 7 8 10 11 12 16 22 23 26 32) * data width: 8 CRC16:polynomial: (0 1 2 4 5 7 8 10 11 12 16 22 23 26 32) * data width: 8
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:2kb
    • 提供者:FYSG
  1. DIGITALCLOCK

    0下载:
  2. 多功能数字种 可实现校时 闹钟 整点报时等功能(Multi-function digital species can realize the function of time alarm clock and other functions)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:2kb
    • 提供者:guoerpro
  1. PLL

    0下载:
  2. verilog编写的锁相环程序。可以对照参考(Verilog prepared by the phase-locked loop program. Can control reference)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:2kb
    • 提供者:端木熊
  1. 按键消抖

    0下载:
  2. 按键消抖比较实用的代码 对于入门的同学很实用(A more practical code with a button.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:2kb
    • 提供者:小果灬果
  1. nco1mhz

    0下载:
  2. 使用FPGA元件中的NCO产生1MHZ频率\相位可调的输出(Use the NCO in the FPGA element to produce 1MHZ frequency \ phase adjustable output)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:2kb
    • 提供者:SMALLMOON
  1. i2c_ctr

    0下载:
  2. 标准iic通信协议,项目中已经使用过,下载可直接上项目(The standard IIC communication protocol has been used in the project. On the basis of IIC, the configuration and detection function of the register can be added.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. device_dri

    0下载:
  2. 该程序结合iic驱动程序,可用自动检测硬件的寄存器配置参数是否正确,项目中已使用过(With the IIC driver, the program can automatically detect whether the hardware's register configuration parameters are correct. The program has been used in the project.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. Q22-c.tar

    0下载:
  2. hdl design using verilog for beginer
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:2kb
    • 提供者:guy03
  1. 异步FIFO

    1下载:
  2. 自己编写的同步和异步FIFO的verilog代码,验证过,有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:2kb
    • 提供者:大黄黄黄
  1. ALU ALU

    0下载:
  2. Codigo para un sumador en verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:2kb
    • 提供者:danoboook
  1. spi_8r8w

    0下载:
  2. 同时实现多个SPI从设备的连续读写,读写字节数可变化(implement multiply spi slave read/write operation, and the operation's bytes can be changed)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-18
    • 文件大小:2kb
    • 提供者:zhou8848
  1. Vivado_2037

    1下载:
  2. vivado 2015.4 lisence
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:2kb
    • 提供者:ji100
« 1 2 ... .74 .75 .76 .77 .78 27379.80 .81 .82 .83 .84 ... 199244 »
搜珍网 www.dssz.com