资源列表
zhengyu
- 基于FPGA技术的等精度频率计设计代码，已通过调试-Based on FPGA technology, such as precision frequency meter design code has been through the debugging
fir
- 利用Verilog语言编写的FPGA作为数字fir滤波器的程序，在编译器中调试通过，可以作为模块调用。-the model of fir digital cr which is written of verilog language.
asyn_counter
- async counter,, test bench included-async counter,, test bench included..
caideng
- 用VHDL语言设计实现一个彩灯控制（8个发光二极管）电路，仿真并下载验证其功能。彩灯有两种工作模式，可通过拨码开关或按键进行切换。 ? 单点移动模式：一个点在8个发光二极管上来回的亮。 ? 幕布式：从中间两个点，同时向两边依次点亮直至全亮， 然后再向中间点灭，依次往复。 -VHDL Language Design and Implementation with a lantern control (8 LEDs) circuit, simulation and download v
keyboard
- 4*4键盘检测程序,按下键后相应的代码显示在数码管上-4* 4 keyboard test program, press the key corresponding code shown on the digital control
Cymometer
- 数字频率计：可实现对周期信号1~49999999频率的测定，并通过数码管显示出来。-Digital frequency meter: periodic signal can be realized on the determination of the frequency from 1 to 49,999,999, and through digital tube display.
IIR
- 环路滤波器的FPGA实现，使用VERILOG语言，ISE13.2编译环境-The loop filter FPGA realizing, use VERILOG language, ISE13.2 compile environment
gento1
- simple genetic algo for finding maximum
lcd
- 这是一个用verilog写的LED的控制代码，其中主要是利用状态机的形式实现的-This is a verilog the write LED control code, which is realized in the form of state machine
12864
- 用VHDL语言控制12864液晶产生心形图案的源代码。-Control using VHDL 12864 heart-shaped pattern generated source code.
state
- 实现对输入序列检测功能 1． 低电平异步复位 2． 检测序列特征为10010 3． 输出高电平，维持一个时钟周期 4． 数据序列一个时钟周期为一个数据态，时钟上升沿触发检测 -Detection of the input sequence to achieve 1. Low asynchronous reset 2. Detection sequence is characterized by 10010 3. High output, maintainin
key_debuouce
- veriolg 按键消抖的程序,可以写成模块，后面直接调用-verilog key debounce