资源列表
apb_timer.tar
- 是基于apb总线下的timer外设的rtl代码，主要包括apb_timer的master逻辑verilog，以及相应的开发文档，包括寄存器的描述，功能特性等。(RTL code is based on timer peripheral under APB bus, which mainly includes master logic Verilog of apb_timer and corresponding development documents, including the descr
sci_host
- fpga实现高速多路同步串口，接收发送模块(Implementation of high-speed multi-channel synchronous serial port by FPGA)
1553B总线接口技术研究及FPGA实现
- 基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
Zynq 7000嵌入式设计官方教程
- zynq7000 嵌入式设计官方教程，学习嵌入式入门书籍(ZYNQ 7000 embedded design official tutorial, learn embedded introductory books)
05Artix*秘籍-Microblaze
- microblaze教程 如何使用microblaze(How to Use Microblaze in Microblaze Tutorial)
ADC采样oled显示
- 通过12位32单片机ADC采样显示测量电压(Through 12 32 single-chip ADC sampling shows that measure the voltage)
DE2_115_i2sound
- 卡拉OK 混音程序 将两种音频混合输出 用Verilong语言编写(Karaoke remix program)
spi_slave
- 使用VHDL语言写的程序，利用SPI协议实现串并转换电路(Programs written in VHDL language and series-to-parallel conversion circuit implemented by SPI protocol)
bt656_decode
- 将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
multiplier
- Booth乘法器是属于位操作乘法器，采用流水线结构实现(The Booth multiplier is a bit-operated multiplier that is implemented in a pipeline structure.)
ccsuemupc条件跳转(1)
- 设计一个模型机，具体设计要求如下： （1）设计指令系统，要求有取数指令、加法指令、跳转指令、停机指令等 （2）设计指令格式、微指令格式 、微程序 、时序电路 、数据通路，完成cpu的设计。 （3）利用模块化设计，分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等，最后进行系统的顶层设计，完成复杂模型机的设计与实现测试 （4）根据任务，完成主程序的设计，同时把主程序翻译成目标代码，写入主存，仿真下载测试。(Design a model machine, th
RISC
- URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)