CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .26 .27 .28 .29 .30 5531.32 .33 .34 .35 .36 ... 33646 »
  1. verilog黄金参考指南中文版

    0下载:
  2. verilog 非常好的中文指南编程技巧,很详细(Verilog very good guide to Chinese programming skills, very detailed)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:470kb
    • 提供者:芮芊
  1. temp

    0下载:
  2. 掌握时间一直是人们最基本的需求,而在快节奏的当今社会,时间更是一个很重要的工具。电子时钟是利用电子技术构成时钟功能的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,拥有更长的寿命,因此现在越来越得到广泛的使用。按照系统设计功能的要求,系统分为综合计时模块,数据调整模块,红外接收解码模块以及显示模块等4个模块,其中综合计时模块又包含7个子模块(年、月、日、星期、时、分、秒),每个子模块都具有预置,计数和进位的功能。(Time is always the basic need of p
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1.3mb
    • 提供者:niconi
  1. chysn

    0下载:
  2. Automatic identification in the matlab environment the size of the connected area, For time-frequency analysis algorithm, Principal component analysis of multivariate data analysis projection.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:147kb
    • 提供者:tfeaivu
  1. sai_ex72

    0下载:
  2. This program has exceeded the performance of other algorithms, Including AHP, factor analysis, regression analysis, cluster analysis, DC-DC power single-part set-loop control.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:147kb
    • 提供者:pqsgpjm
  1. FPGA 经典 100 问

    0下载:
  2. fpga 经典100问 ,一些较好的资料整理(FPGA classic 100 questions, some better data collation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:3.11mb
    • 提供者:刘磊帅锅
  1. cordic

    0下载:
  2. 硬件实现了cordic算法,具有快速实现的优势(verilog version of cordic algorithm)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:4kb
    • 提供者:垚垚佟
  1. jp

    0下载:
  2. led灯按顺序显示,EDA课程实验,verilog语言(EDA experiment with Verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:2kb
    • 提供者:miaomiaojiang
  1. y210

    0下载:
  2. 三八译码器,四位加法器,EDA实验,用verilog编写(EDA experiment with verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1kb
    • 提供者:miaomiaojiang
  1. clock1

    0下载:
  2. 时钟显示程序,EDA实验,用verilog语言编写(EDA experiment with verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1kb
    • 提供者:miaomiaojiang
  1. digital_lock_vga_display

    0下载:
  2. Altera DE1平台的数字密码锁设计,可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:17.07mb
    • 提供者:SDUGNN
  1. jingxiang_beipin

    0下载:
  2. 实现编码器鉴向和4倍频,可用于电机测速等。(To achieve encoder and 4 times the frequency, can be used for motor speed and so on.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. keypad

    0下载:
  2. 4*4的薄膜按键,采用状态机实现译码功能和按键消抖功能(4 * 4 of the film button, using the state machine to achieve decoding and key function)
  3. 所属分类:VHDL/FPGA/Verilog

« 1 2 ... .26 .27 .28 .29 .30 5531.32 .33 .34 .35 .36 ... 33646 »
搜珍网 www.dssz.com